Устройство для вычисления функции арктангенса отношения

 

Изобретение относится к вычислительной технике и предназначено для вычисления функции φ=ARCTG (Y/X) в быстродействующих цифровых специализированных вычислительных устройствах и системах. Целью изобретения является повышение быстродействия за счет работы с фиксированной точкой и повышение точности за счет аппроксимации коэффициентами параболической аппроксимации. Устройство содержит входы 1 первого и 2 второго операндов, тактовый вход 3, первый 4, второй 5 входные регистры, первый 6 и второй 7 преобразователи дополнительного кода в прямой, первый блок сравнения 8, первый 9 и второй 10 коммутаторы, блок 11 памяти опорных значений результата, блок деления 12, сумматор - вычитатель 13, вход задания первого коэффициента аппроксимации 14, первый блок умножения 15, регистр результата 16, вход задания второго коэффициента аппроксимации 17, вычислитель 18, второй блок умножения 19, второй блок сравнения 20, выход результата устройства 21. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 6 06 F 7/ 548

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И.ОТКРЫТИЯМ

ПРИ ГКНТ СССР

I мпк Г ..

Е: .:33sf I(ОПИСАНИЕ ИЗОБРЕТЕНИЯ

»»

»

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4486483/24-24 (22) 26.09.88 (46) 23.12.90. Бюл. ¹ 47 (72) О.M Ïîâàðåíêî, В.Д,Пысин и B.Н.Чернышев (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 1221651, кл. G 06 F 7/548, 1984.

Авторское свидетельство СССР № 1273920, кл, G 06 F 7/548, 1985. (54) УСТРОЙС-ТВО ДЛЯ ВЫЧИСЛЕНИЯ

ФУНКЦИИ АРКТАНГЕНСА ОТНОШЕНИЯ (57) Изобретение относится к вычислительной технике и предназначено для вычисления функции р = arctg(y/х) в быстродействующих цифровых специализированных вычислительных устройствах и системах, Целью изобретения является повышение быстродействия. Ж 1615709 Al за счет работы с фиксированной точкой и повышение точности за счет аппроксимации коэффициентами параболической аппроксимации. Устройство содержит входы первого 1 и второго 2 операндов, тактовый вход 3, первый 4, второй 5 входные регистры, первый 6 и второй 7 преобразователи дополнительного кода в прямой. первый блок сравнения 8, первый 9 и второй 10 коммутаторы, блок 11 памяти опорных значений результата, блок деления 12, сумматор-вычитатель 13, вход задания первого коэффициента аппроксимации 14, первый блок умножения 15, регистр результата 16, вход задания второго коэффициента апи роксимации 17, вычитатель 18, второй блок умножения 19, второй блок сравнения 20, выход результата устройства 21. 1 ил.

1615709

30 (-=> I m — <>), х х

g=>(m — j:— - ), х у где

Изобретение относится к вычислительной технике и предназначено для аппаратурной реализации устройств вычисления функции p = arctg(y/x) в быстродействующих цифровых специализированных вычислительных устройствах и системах, Целью изобретения является повышение быстродействия за счет работы с фиксированной запятой и повышение точности за счет аппроксимации коэффициентами параболической an и рокси ма ции.

На чертеже представлена функциональная схема устройства.

Устройство содержит входы первого 1 и второго 2 операндов, тактовый вход 3, первый 4 и второй 5 входные регистры, первый

6 и второй 7 преобразователи дополнительного кода, первый блок 8 сравнения, первый

9 и второй 10 коммутаторы, блок 11 памяти опорных значений результата, блок 12 деления, сумматор-вычитатель 13, вход 14 задания первого коэффициента аппроксимации, первый блок 15 умножения, регистр 16 результата, вход 17 задания второго коэффициента аппроксимации, вычитатель 18, второй умножитель 19, второй блок 20 сравнения и выход 21 результата устройства.

Устройство функционирует на основе соотношения

-P + ф,если х а О,у е ОО, у 1 < 1 х I

P+g,еслих Оу аО, I у1> Ix l — P -ф,если х < О, у О, I у 1 > 1 х I +-Р-,еслих<О,у О,!у I s1x

$ — ф -ф,еcлиx<О,у<0,1у l s I x I (+/+AD,еслих <О,у<О, I y I > I х1

z-P-ф,клих О,у<О,1у1> х I л+ф-ф,еслих О,у<0, I y I s I x I уlx Im — К уIхl, ly! <

x l y l m-К x I y I, I x I < I y I

m = 0,54025;

К = 0,1443;

P= 0,0026.

Операнды входных чисел у и х, представленные в виде двоичного параллельного дополнительного кода (и разрядов мантиссы и 1 разряд знаковый) с фиксированной запятой, поступают соответственно на вход 1 первого и вход 2 второго операндов устройства и записываются в первом

55 входном 4 и втором входном 5 регистрах соответственно по переднему фронту сигнала тактового входа 3. С выходов первого 4 и второго 5 регистров мантиссы чисел у и х поступают на информационные входы соот, ветственно первого 6 и второго 7 преобразователей дополнительного кода в прямой, работой которых управляют соответственно знаковые разряды операндов у и х, С выходов первого 6 и второго 7 преобразователей дополнительного кода в прямой операнды чисел у и х поступают соответственно на информационные входы первого 9 и второго

10 коммутаторов и на входы первого блока

8 сравнения, который управляет работой первого 9 и второго 10 коммутаторов, а также работой блока 11 памяти опорных значений результата, так что при IyI < !хI через первый коммутатор 9 на вход делимого блока 12 деления поступает значение операнда у, а через второй коммутатор 10 на входы делителя блока 12 деления поступает значе- ние операнда х, а при I y I -" I õ! через первый коммутатор 9 на входы делимого блока

12 деления поступает значение операнда х, а через второй коммутатор 10 на входы делителя блока 12 деления поступает значение операнда у.

Блоки 12, 15 и 19 обеспечивают вычисление при I y I S I x I операций согласно выражению а при у I > I х обеспечивают вычисление выражения

С выхода умно>кителя 19 на первый вход сумматора-вычитателя 13 поступает значение операнда, на второй вход которого поступа. ет значение результата из блока 11 опорных значений результата, выбор которого осуществляется результатом сравнения поступаемого с первого блока 8 сравнения и знаками операндов у и х, поступаемых соответственно с первого 4 и второго 5 регистров. Управляет сумматором-вычитателем 13 второй блок 20 сравнения следующим образом: при равенстве — сложение, при неравенстве — вычитание.

Результат вычислений записывае ся в регистр 16 результата по переднему фронту сигнала тактового входа 3 со сдвигом на один разряд в сторону старших разрядов для учета масштабирования и поступает на выход

21 результата устройства.

Формула изобретения

Устройство для вычисления функции арктангенса отношения, содержащее блок деления, два блока умножения, первый блок

1615709

Составитель С.Куликов

Редактор О.Юрковецкая Техред М,Моргентал Корректор В.Гирняк

Заказ 3988 Тираж 564 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ления, два блока умножения, первый блок сравнения, два коммутатора, вычитатель, сумматор-вычитатель, причем выходы первого и второго коммутаторов соединены с входами соответственно делимого и делителя блока де- 5 ления, вход первого коэффициента аппроксимации устройства соединен с входом первого сомножителя первого умножителя, вход второго коэффициента аппроксимации устройства соединен с входом уменьшаемого 10 вычитателя, выход которого соединен с входом первого сомножителя второго умножителя, вход второго сомножителя которого соединен с выходом блока деления, выход второго умножителя соединен с пер- 15 вым информационным входом сумматоравычитателя, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия за счет работы с фиксированной точкой и повышения точности за счет аппроксимации коэффици- 20 ентами параболической аппроксимации, в него дополнительно введены блок памяти опорных значений результата, второй блок сравнения и регистр результата,.причем входы первого и второго операндов устройства 25 соединены с входами соответственно первого и второго операндов первого блока сравнения, вход первого операнда устройства соединен. с первыми информационными. -. входами первого и второго коммутато-. ров, вход второго операнда устройства соединен с вторыми информационными входами первого и второго коммутаторов, управляющие входы которых объединены и соединены с выходом первого блока сравнения, входы знаковых разрядов первого и второго операндов устройства и выход первого блока сравнения соединены с адрес- ным входом блока памяти опорных значений результата, выход которого соединен с вторым информационным входом сумматора-вычитателя, выход которого со сдвигом на один разряд в сторону. старших разрядов соединен с информационным входом регистра результата, вход выбора операции сумматора-вычитателя соединен с выходом второго блока сравнения, входы первого и второго операндов которого соединены с входами знаковых разрядов первого и второго операндов устройства соответственно, тактовый вход устройства соединен с синхронизирующим входом регистра результата, выход которого соединен с одноименным выходом устройства, выход блока деления соединен с входом второго сомножителя первого умножителя.