Аналоговое запоминающее устройство

 

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано в устройствах аналоговой и аналого-цифровой обработки информации с преимущественным выполнением в виде полупроводниковой интегральной схемы. Цель изобретения - повышение точности устройства. Поставленная цель осуществляется за счет того, что коммутационная помеха, возникающая для ключевых элементов 5,7, в режиме их запирания существенно подавляется в точке соединения их выходов при их противофазном управлении. При переходе устройства в режим хранения коммутационная помеха от запирающих элементов 4,6 является для усилителя 1 синфазным сигналом и подавляется им. В режиме хранения оба входа усилителя 1 подключены к накопительным элементам 2,3 и накопление погрешности от его входных токов является подавляемой синфазным сигналом с точностью до разности входных токов усилителя 1. Кроме того, измерение напряжения в виде аналога для целей компенсации в режиме хранения совмещено с интервалом выборки. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1Ф) Ш) (яИ 6 11 С 27/00

ГОСУДАРСТВЕНЮЙ KOhNTET

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4691713/24-24 . (22) 06.04.89 (46) 23.12.90. Бюл. ЬЬ 47 (72) В.В. Меер, В.И. Нестеров и А.А. Саганенко (53) 327.66 (088.8) (56) Авторское свидетельство СССР .hk 587508, кл. G 11 С 27/00, 1975.

Авторское свидетельство СССР

N 11224411229900,, к л, G 11 С 27/00, 1984. (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРой СТВО (57) Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано в устройствах аналоговой и аналого-цифровой обработки информации с преимущественным выполнением в виде полупроводниковой интегральной схемы. Цель изобретения— повышение точности устройства. Поставленная цель осуществляется за счет того, что коммутационная помеха, возникающая для ключевых элементов 5,7, в режиме их запирвния существенно подавляется в точке соединения их выходов при их противофазном управлении. При переходе устройства в режим хранения коммутационная помеха от запирающих элементов 4,6 является для усилителя 1 синфазным сигналом и подавляется им. В режиме хранения оба входа усилителя 1 подключены к накопительным элементам 2,3 и накопление погрешности от его входных токов является подавляемой синфвзным сигналом с точностью до разности входных токов усилителя

1. Кроме того, измерение напряжения в ви- З де аналога для целей компенсации в режиме хранения совмещено с интервалом выборки. 2 ил.

1615808

Изобретение относится к автоматике и контрольно-измерительной техники, оно может быть использовано в устройствах аналоговой и аналого-цифровой обработки информации с преимущественным выполнением в виде полупроводниковой интегральной схемы (ИС).

Цель изобретения — повышение точности устройства.

На фиг.1 представлена схема устройства; на фиг,2 -ключевой элемент.

Устройство содержит операционный усилитель 1, первый и второй накопительные элементы 2 и 3 на конденсаторах, первый, второй, третий и четвертый ключевые элементы 4-7, информационные входы 8 и выходы 9 и управляющие входы 10 ключевых элементов, информационные вход 11 и выход 12 устройства, первый и второй входы 13 и 14 задания режима устройства, первый и второй эмиттерные повторители 15 и

16 на транзисторах, первый и второй источники 17 и 18 тока, двухтактный эмиттерный повторитель на транзисторах 19 и 20, токозадающие элементы 21 и 22 на транзисторах, первый и второй отражательные элементы 23 и 24 на транзисторах, управляющий элемент 25 на транзисторе, третий отражательный элемент 26 на транзисторе, первый и второй токоограничительные элементы 27.и 28 на резисторах. Элементы 15, 19, 22, 24 и 26 выполнены на транзисторах п-типа, элементы 16, 20, 21, 23, 25 выполнены на транзисторах р-типа.

Аналоговое запоминающее устройство (АЗУ) работает следующим образом.

В режиме выборки сигнала U11 элементы 4 — 6 открыты, элемент 7 закрыт. В режиме хранения элементы 4-6 закрыты, элемент 7 открыт. Открытое состояние ключевого элемента (фиг.2) воспроизводится, когда на входе 10 присутствует напряжение "Лог. 0".

При этом, элемент 25 закрыт и, следовательно, элементы 21, 22, 23, 24 и 26 также находятся в состоянии отсечки тока, При этом напряжение передается через транзистор

15 первого повторителя со смещением — 0бэ015, а через транзистор 16 второго повторителя — со смещением + Обэ016. В зависимости от полярности сигнала 05 одно из этих напряжений пропускается нэ выход 9 соответствующим транзистором 19 или 20 оконечного повторителя со смещением на

Обэ019 ИЛИ + 0бэ020, YBK ЧТО м (US + (0бэ016 U&019) APk Us + 0 (1)

09 =08+ " 08+(- Обэо17+ -К,м()) ПРИ 08 <О, Активный ключевой элемент в этом режиме характеризуется высоким входным сопро5

50 гивлением и малым выходным сопротивлением, а вносимое напряжение смещения I» не превышает +. 0,03 мВ. Закрытое состояние ключа (фиг.2) воспроизводится, когда на входе 10 присутствует напряжение

"Лог.1". В этом случае базоэмиттерный переход транзистора 25 открыт, и величина тока управления транзисторами 21 и 22 отбирается из источников l7 и 18, вследствие чего напряжения на базах транзисторов 20 и 19 соответственно близки к -U> и -U> и, оконечный повторитель переходит в закрытое состояние. Активный ключ в этом режиме характеризуется высоким входным и высоким выходным сопротивлением.

С учетом рассмотренного действия и характеристик активного ключевого элемента в режиме выборки s устройстве (фиг.1) элементы 2 и 3 форсированно заряжаются до соответствующих напряжений U2 и Оз, которые можно рассчитывать следующим образом:

U2= U»+ Ь4 (2)

Ug = U12 + 1к6 (U» + 1к5) = О» + 1к4 + I (U» + !к5) = (+ (1к4 1к5), (3) так как включением элемента 6 усилитель 1 переводится в режим повторителя, где U12 = U2 + I 1к6 = U» + 1к4 + I - 1кб. (4)

Здесь и в дальнейшем l i обозначает напряжение смещения, вносимое I-м активным ключевым элементом в открытом состоянии, I — приведенное напряжение смещения усилителя 1.

При переходе в режим хранения напряжение U2 сохраняет свое значение согласно выражению (2), а усилитель 1 переводится в режим запоминания накопленного напряжения Оз с учетом дополнительного смещения, создаваемого включенным элементом

7, когда элементы 5 и L выключились, т,е.

НаПРЯжЕНИЯ U3+1к7. В ЭТОМ РЕЖИМЕ ВЫХОДное напряжение АЗУ соответствует входному U» с некоторой погрешностью

U12 = U2 + l (U3 + 1к7} = О» + 1к4 + I (I +

+ 1к4 1к5) к7 = U» + (к5 к7) (5)

Полезный эффект достигается следующим образом.

При интегральном выполнении ключе- вых элементов А3У ожидаемая ae0è÷èíà

РаЗНОСтИ1к5 — l,7 ПО МЕНЬШЕЙ МЕРЕ На ПОРЯдок меньше входящих в разность величин, учитывая, что в конце переходного процесса выборки все ключевые элементы находятся практически в одинаковом режиме в отношении напряжений между точками 8 и 9, KBK следует из выражечий (2) — (5), величина 1 в режиме хранения подавлена. Камлкутационная помеха для ключевых элементов возникает в режиме их запирания, кроме того, она существенно подавляется в точке соедине1615808

Составитель А. Ершова

Техред М,Моргентал Корректор А.Обручар

Редактор Л.Зайцева

Заказ 3993 Тираж 486 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ния их выходов при их противофазном управлении (элементы 5 и 7, фиг.1). Таким образом, при переходе АЗУ в режим хранения коммутационная помеха от запирающихся элементов 4 и 6 является для усилителя 1 5 синфвзным сигналом и подавляется им.

Кроме того, в режиме хранения оба входа усилителя 1 подключены к элементам 2 и 3 и накопление погрешности от его входных токов является подавляемой синфазным 10 сигналом с точностью до разности входных токов усилителя 1.

По сравнению с известным в устройстве повышено быстродействие за счет того, что измерение напряжения для целей компен- 15 сации в режиме хранения совмещено с интервалом выборки.

Формула изобретения

Аналоговое запоминающее устройство, содержащее операционный усилитель, пер- 20 вый и второй накопительные элементы на конденсаторах, первый, второй и третий ключевые элементы, причем информационный выход второго ключевого элемента подключен к первому выводу конденсатора 25 второго накопительного элемента, второй вывод которого соединен с информационным выходом третьего ключевого элемента и подключен к инвентирующему входу операционного усилителя, выход которого подключен к информационному входу третьего ключевого элемента и является информационным выходом устройства, управляющие входы второго и третьего ключевых элементов объединены и являются первым входом задания режима устройства, о т л и ч а ющ е е с я тем, что, с целью повышения точности устройства, в него введен четвертый ключевой элемент, информационные вход и выход которого подключены соответственно к информационному выходу устройства и информационному выходу второго ключевого элемента, информационные входы первого и второго ключевых элементов соединены и являются информационным входом устройства, информационный выход первого ключевого элемента соединен с неинвертирующим входом операционного усилителя и подключен к первому выводу конденсатора первого накопительного элемента, второй вывод которого подключен к шине нулевого потенциала устройства, управляющие входы первого и четвертого ключевых элементов подключены соответственно к первому и второму входам задания р жима устройства.