Запоминающее устройство с сохранением информации при отключении питания

 

Изобретение относится к вычислительной технике и может быть использовано при построении устройств хранения и обработки цифровой информации, работающих на нижнем уровне АСУТП в условиях высокого уровня помех. Цель изобретения - повышение надежности устройства. Устройство содержит накопитель 1, переключатель 2, резервный источник питания 3, вход 4 обращения устройства, адресный вход 5, информационный вход 6, информационный выход 7, элемент развязки 8, вход 9 основного источника питания, пороговые элементы 10, 11, блок 12 дифференцирования, пороговый элемент 13, элемент И 16, фильтр 14 нижних частот, сумматор 15, блок 17 выделения огибающей, пороговый элемент 18. Поставленная цель достигается тем, что обращение к накопителю решается только при окончании переходного процесса по основной гармонике напряжения источника питания и при отсутствии импульсных помех большой амплитуды. 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4644085/24-24 (22) 30.01.89 (46).23.t2.90. Бюл. М 47 (71) Белгородский технологический институт строительных материалов им. И.А, ГришNI8H0BB (72) А.В. Белоусов, Б.Г, Кузин, В.Г. Рубанов и А.Н. Потапенко (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

ЛЬ 1083236, кл. G 11 С 29/00, 1984, Авторское свидетельство СССР

Q 1408458, кл. 6 11 С 29/00, 1988. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С

СОХРАНЕНИЕМ ИНФОРМАЦИИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении устройства хранения и обработ(si>s G 1t С 29/00, G 06 F 1/30 ки цифровой информации, работающих на нижнем уровне АСУТП в условиях высокого уровня помех. Цель изобретения — повышение надежности устройства. Устройство содержит накопитель 1, переключатель 2, резервный источник питания 3, вход 4 обращения устройства, адресный вход 5, информационный вход 6, информационный выход

7, элемент развязки 8, вход 9 основного источника питания, пороговые элементы 10, 1 f блок 12 дифференцирования, пороговый элемент 13, элемент И 16, фильтр 14 нижних частот, сумматор 15, блок 17 выделения огибающей, пороговый элемент 18. Поставленная цель достигается тем, что обращение к накопителю решается только при окончании переходного процесса по основной гармонике напряжения источника питания и при отсутствии импульсных помех большой амплитуды. 9 ил.

1615809

Изобретение относится к вычислительной технике и может быть использовано при построении высоконадежных устройств хранения и обработки цифровой информации, работающих на нижнем уровне АСУТП в условиях высокого уровня помех, Цель изобретения — повышение надежности хранения информации.

На фиг.1 показана структурная схема устройства; на фиг.2 — зависимости от времени напряжения источника питания, сигнаяа разблокировки накопителя для известного устройства сигнала разблокировки накопителя, приложенного к управляющему входу переключателя, для предлагаемого устройства; на фиг.3 — от времени напряжения источника питания в случае больших импульсных помех, сигнала на выходе сумматора, сигнала на выходе блока выделения огибающей, сигнала на выходе четвертого порогового элемента; на фиг.4 — резервный источник питания„на фиг. 5 — схема блока питания устройства на фиг.6 — статистическая хара ктеристи ка третьего порогового элемента; на фиг. 7— зависимость ат времени напряжения питания (Un>) операционных усилителей и напряжения основного источника питания (Un2), на фиг,8 — логарифмическая амплитудно-частотная характеристика блока дифференцирования; на фиг,9 — принципиальная схема и выбор постоянных времени блока дифференцирования.

Устройство содержит накопитель 1, переключатель 2, резервный источник 3 питания, вход 4 обращения, адресный вход 5, информационный вход 6, информационный выход 7, элемент развязки 8, вход 9 основного источника питания, пороговые элементы 10 и 11, блок 12 дифференцирования, пороговый элемент 13, фильтр 14 нижних частот, сумматор 15, элемент И 16, блок 17 выделения огибающей и пороговый элемент 18, подключенный своим выходом к четвертому входу элемента И.

Устройство работает следующим образом.

Пороговые элементы 10, 11, 13 сравнивают напряжения, подаваемые на их входы, с опорными уровнями напряжений, задаваемыми при настройке системы.

Если напряжение основного источника питания на входе 9 меньше Unpp) (фиг.2а), То на выходе порогового элемента 10 поддерживается низкий уровень напряжения "0", а при превышении входным напряжением

Unop1 выход порогового элемента 10 устанавливается в состояние с высоким уровнем напряжения "1", Если выходное напряжение пороговых элементов 11 и 13 меньше опорных уровней (для 11 порогового элемента это Unap2 {фиг.2а), та на их входах поддерживается уровень "1", а если больше, то уровень "0", 5 В автономном режиме, когда отсутствует напряжение асновнога источника 9, выход порогового элемента 10 находится в состоянии низкого уровня "0" и, следовательно, на выходе элемента И 16 поддержи10 вается состояние "0". Переключатель 2 при таком состоянии управляющего входа коммутирует на вход блокировки накопителя 1 сигнал высокого уровня с резервного источника 3 питания. Происходит хранение запи15. санной в накопителе информации, причем обращение к нему заблокировано.

Резервный источник 3 питания имеет специальную конструкцию, позволяющую подключать ега выход непосредственно к

20 одному из выводов элемента развязки. Это известное техническое решение заключающееся в там, что последовательно с резервным источникам обычно включают токоаграничивающее соп ротивление

25 (фиг,4а). Поскольку резервные источники обычна выполняют в виде низковольтных аккумуляторов, то величина сопрртивления выбирается из условия протекания небольшого зарядного тока через аккумулятор при

30 работе от основного источника.

В режиме резервного питания запоминающее устройство находится в режиме хранения, при этом по техническим условиям допускается работа при пониженном на35 .пряжении питания для уменьшения потребляемой мощности, поэтому напряжение основного источника питания принципиальна больше напряжения резервного источника. Исходя из этого, когда элемент

40 развязки 8 открыт напряжением основного источника, резервный источник находится в режиме подэаряда. При переходе на резервное питание падение напряжения на сопротивлении безусловно приводит к

45 уменьшению напряжения питания, на так как потребляемый накопителем 1 ток в режиме хранения весьма мал, эта уменьшение пренебрежимо мало па сравнению с напряжением резервного источника, Кроме того, 50 резервный источник может содержать и раздел ител ьны и диод (фиг.4б).

При перекл ачении на основной источник напряжение последнего (Unum) в силу инерционности нагрузки будет постепенно

55 нарастать, причем в общем случае будет носить калебательный характер (фиг. 2а). При достижении на выходе основного источника уровня Unpp1(фиг. 2à), при катарам срабатывает первый пороговый элемент 10, на выходе последнего вырабатывается сигнал

1615809 высокого уровня "1", который поступает на первый вход элемента И 16. При этом имеет место условие

U u,,p, (1) где Unum —. текущее значение напряже- 5 ния основного источника питания, причем

Unop1< Оном (фиг.2а);, Оном номинальное напряжение источника питания (фиг. 2а).

При снижении напряжения на выходе 10 основного источника питания до уровня

Vnop2 (фиг.2а), пРи котоРом сРабатывает пороговый элемент 11, на выходе последнего вырабатывается сигнал высокого уровйя

"1", который поступает на второй вход эле- 15 мента И 16. При этом имеет место условие

Unum < Unop2 (2) где Unum — текущее значение напряжения основного источника питания, причем . Unop2 > Оном (фиг,2а); 20

UqoM номинальное напряжение основного источника питания (фиг.2а), Пороговый элемент 13 формирует на своем выходе сигнал высокого уровня "1" при условии, что напряжение на его входе 25 Опз меньше заданного Оп,э., а поскольку входное напряжение порогового элемента

13 является. выходным напряжением блока

12 дифференцирования, то выполняется условие 30

О,,— п.з.

i где Щэ. — напряжение на входе порогового элемента 13;

d Unum 35 — скорость изменения напрябт жения на выходе основного источника питания.

Таким образом, пороговый элемент 13 сравнивает с опорным уровнем напряже- 40 ние, пропорциональное скорости изменения напряжения на выводе основного источника питания. При этом опорный уроо вень Un.ý., выбирается из условия

38А

0 Unum где заданная скорость изменения бl

Unum, выбираемая из условия, что переход- 50 ный процесс приблизился к своему установившемуся значению настолько, что его можно Считать завершенным.

В конечном итоге на выходе порогового элемента 13 будет поддерживаться уровень 55

"1" при выполнении условия бО... < dU

Для этого статическая характеристика порогового элемента 13 должна иметь вид, как показано на фиг.6.

Пороговые элементы 10, 11, 13, 18 выполняются обычно на операционных усилителях, которые питаются двухполярным напряжением + (12-15) В. Запоминающие устройства с автономным питанием изготавливают обычно на интегральных микросхемах КМОП структуры для обеспечения низкого энергопотребления в режиме хранения. Питание КМОП микросхем памяти лежит в пределах (3-10) В. Исходя иэ этого, напряжение основного источника питания всегда меньше напряжения питания компараторов, но подаются эти напряжения от одного блока питания (на принципиальных схемах питания операционных усилителей обычно не указывается)..Такие блоки питания известны (фиг.5). Отсюда следует возМОжНОСтЬ РЕаЛИЗаЦИИ УРОВНЯ ПОРОГа (Unop2) выше напряжения основного источника питания 9 (Онпм), (например, фиг, 2а; За).

В момент включения блока питания переходные процессы имеют место как на выходе основного источника питания (Un 1), так и на выходе источника питания операционных усилителей (фиг.7), но на процесс сравнения такие процессы влияния не оказывают, так как находятся за уровнем

ПОрОГа СраВНЕНИя Unop2. К тОМу жЕ ОПЕрацИонные усилители имеют внутренние схемы стабилизации.

Для того, чтобы при дифференцировании напряжения переходного процесса не было ложных срабатываний от высокочастотных импульсных помех малой амплитуды, обычно присутствующих в реальных системах, передаточная функция W(S) блока дифференцирования может быть выбрана следующим образом:

Т1$+1 Т «Т ( я(з) =,, Тз «Т1, где Т вЂ” постоянная времени дифференцирования, выбираемая из быстродействия переходного процесса;

T2 — постоянная времени, выбираемая из максимально возможной скорости переходного процесса и ограничивающая верхнюю частоту д1фференцирующего элемента;

Тз — постоянная времени интегрирования, выбираемая из условия максимального подавления высокочастотных помех, и зависит от спектральных характеристик помехи;

S — оператор Лапласа.

Выбор постоянных времени Т1, Т2, Тз поясняется графиком (фиг.8), на котором показана логарифмическая амплитудно-час1615809 тотная характеристика блока дифференцирования и показана область, в которой расположен спектр высокочастотных помех;

Одна из возможных схем блока дифференцирования приведена на фиг.9.

Как уже отмечалось, блокировка накопителя известного устройства при восстановлении питания после сбоя происходит в момент окончания переходного процесса на выводе основного источника питания, который определяется по производной основной гармоники питающего напряжения, Именно для этого в известном устройстве в блок 12 дифференцирования введен фильтр нижних частот. Он позволяет избежать ложной блокировки накопителя при незначительных помехах (шумах) на шине питания, так как высокочастотные составляющие напряжения сильно влияют на величину производной, анализируемую устойством. Но с другой стороны анализ только основной гармоники напряжения питания приводит к тому, что импульсная помеха большой амплитуды не будет анализироваться устройством, а это значит, что накопитель не будет заблокирован в этот момент, что может привести к искажению хранимой информации.

Для обеспечения надежного хранения информации в условиях сильных импульсных помех в устройстве введен канал анализа импульсной составляющей на элементах

14, 15, 17, 18. Сигнал разблокировки накопитателя формируется на выходе элемента

И16 только тогда, когда будут вы пол нены условия (1), (2) и (4) и величина импульсной помехи UnoM будет меньше заранее заданного порогового значения; При этом на всех входах элемента И 16 будут присутствовать уровни "Лог.1". На первых трех входах уровень "Лог.1" формируется описанным образом, а на четвертом входе — после функционального преобразования, заключающегося в выделении основной гармоники напряжения переходного процесса на выходе основного источника питания фильтром 14 нижних частот, вычитании ее из полного напряжения переходного процесса сумматором 15 (фиг. Зб) выделении огибающей блоком выделения огибающей 17 (фиг.

Зв) и сравнении выходного сигнала блока 17

" с опорным уровнем на пороговом элементе

18. Величина опорного уровня определяется экспериментально из минимально возможной допустимой импульсной помехи.

Выходной сигнал порогового элемента 18 (фиг. Зг) таким образом будет равен "Лог.О" во время действия пачки импульсов помехи и равен "1" при уровнях помех ниже порогового значения, Блок выделения огибающей представляет собой стандартное решение, которое можно реализовать в виде последовательного соединения нелинейного элемента и

5 фильтра нижних частот, настроенного на вероятную частотную область помех.

Напряжение срабатывания первого и второго пороговых элементов (йор1 и Unopen выбираются исходя из максимально допу10 стимого отклонения напряжения основного источника питания Unu от номинального напряжения питания Uno Ä npw котором еще не происходит искажения хранимой инфор-. мации.

15.

20 содержащее накопитель, элемент развязки, первый, второй и третий пороговые элемен25

Формула изобретения

Запоминающее устройство с сохранением информации при отключении питания, ты, элемент И, переключатель, блок дифференцирования и резервный источник питания, выход которого подключен к входу питания накопителя, первому информационному входу переключателя и выходу элемента развязки, вход которого является входом основного питания устройства и подключен к входам первого и второго пароговых элементов и входу блока дифференцирования, выход которого подключен к входу третьего порогового элемента, выход которого подключен к первому входу элемента И, второй и третий входы которого подключены к выходам соответственно второго и первого пороговых элементов, выход элемента И подключен к управляющему входу переключателя, второй информационный вход которого является входом обращения устройства, выход переключателя подключен к входу блокировки накопителя, адресный и информационный входы и информационный выход которого являются соответственно адресным и информационными входами и информационным выходом устройства, отл и ч а ю ще е с л тем, что, с целью повышения надежности устройства, оно содержит фильтр нижних частот, сумматор, четвертый пороговый элемент и блок выделения огибающей, выход которого подключен к входу четвертого порогового weмента, выход которого подключен к четвертому входу элемента И, вход блока выделения огибающей подключен к выходу сумматора, инвертирующий вход которого подключен к выходу фильтра нижних частот, неинвертирующий вход сумматора подключен к входу блока дифференцирования и входу фильтра нижних частот.

1615809

1616809

Hd ОСиОЬОУ ислоеаж р Ь2

Фиг,6

l

Исвцчник резаного лилажм щ.

Исмчн ирезарйюго

/74ЮМЩ4ф

Hu numuree лерациоюап щук МЛЕй

1615809

Фиа7

1615809 г,-—

Я1+ Я2

Tg 5+

Ty5+ 1

° °

Составитель С.Щустенко

Техред М.Моргентал Корректор М.МаксиМишинец

Реактор Л.Зайцева

Произвздственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3993 Тирвж 486 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москвэ, Ж-35, Раушская наб., 4/5

Запоминающее устройство с сохранением информации при отключении питания Запоминающее устройство с сохранением информации при отключении питания Запоминающее устройство с сохранением информации при отключении питания Запоминающее устройство с сохранением информации при отключении питания Запоминающее устройство с сохранением информации при отключении питания Запоминающее устройство с сохранением информации при отключении питания Запоминающее устройство с сохранением информации при отключении питания Запоминающее устройство с сохранением информации при отключении питания 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для отбраковки больших интегральных схем оперативных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано для повышения контролепригодности оперативных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано в устройствах помехоустойчивого хранения информации

Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровой информации с повышенной надежностью

Изобретение относится к вычислительной технике и автоматике и может быть использовано для автономной проверки, наладки и испытаний блоков интегральной оперативной памяти с произвольной выборкой

Изобретение относится к автоматике и вычислительной технике и может быть использовано в запоминающих устройствах на многоразрядных интегральных микросхемах

Изобретение относится к вычислительной технике, в частности к техническим средствам контроля кодовых жгутов постоянных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано в качестве оперативного запоминающего устройства в системах числового программного управления

Изобретение относится к вычислительной технике, а точнее к запоминающим устройствам с коррекцией информации, и может быть использовано в системах памяти повышенной надежности

Изобретение относится к вычислительной технике, а именно к устройствам контроля работы запоминающих устройств, и может быть использовано при построении цифровых вычислительных систем управления с возможностью оперативной коррекции программы при отладке или переналадке системы

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении высоконадежных резервированных устройств

Изобретение относится к области электротехники и может быть использован для бесперебойного питания радиоэлектронной аппаратуры
Наверх