Сумматор

 

Изобретение относится к вычислительной технике и может использоваться при построении многоразрядных сумматоров в устройствах цифровой обработки информации. Цель изобретения - упрощение устройства. Поставленная цель достигается тем, что в устройство , содержащее шесть элементов ИЛИ-НЕ, четыре элемента И-НЕ, два элемента неравнозначности и элемент НЕ, введены два элемента равнозначности, пять элементов НЕ, пять элементов И-НЕ, шесть элементов И-1ШИ-НЕ и элемент ИЛИ-И-НЕ с соответствующими связями. 1 ил. SB

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (g1) g Г 06 Р 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4657148/?4 (22) 01,03.89 (46) 07.01. 91. Бюл. P- 1 (72) й. Г.Дьяченко и С. Г. Селихов (53) 681. 325 (088.8) (56) Каган Б.М. и Каневский л1.И.

Цифровые вычислительные машины и системы. — М.: Энергия, 1974, с. 225, рис. 3.75.

Карцев М,А и Брик В.А. Вычислительные системы и синхронная арифметика. — M.: Радио и связь, 198 1, с. 281, рис. 6.2.1.

Изобретение относится к вычислительной технике и может использоваться при построении многоразрядных сумматоров в устройстве цифровой обработки информации.

Цель изобретения — упрощение устройства.

На чертеже представлена схема сумматора.

Схема сумматора содержит элементы

ИЛИ-НЕ 1-6, элементы И-НГ 7-15, элементы HF. 16-21, элементы И-ИЛИ-HE 2227, элемент ИЛИ-И-НЕ 28, элементы неравнозначности 29 и 30 и равнозначности 31 и 3?, входы элементов И5 1-HE

1-4 и И-HF. 7- IÎ подключены к входным шинам разрядов суммируемых чисел А(—

А4 и В(-В4, выход элементА ИЛИ-НЕ 6 подключен к шине выхода функции распространения группового переноса Р, вь|ход элемента И-ИЛИ-HF. 26 соединен

„„ЯО„„1619253 (54) СУ(ИАТОР

{57) Изобретение относится к вычислительной технике и может использоваться при построении многоразрядных сумматоров в устройствах цифровой обработки информации. Цель изобретения упрощение устройства. Поставленная цель достигается тем, что в устройство, содержащее шесть элементов ИЛИ вЂ , четыре элемента И-HF., два элемента неравнозначности и элемент НЕ, введены два элемента равнозначности, пять элементов НЕ, пять элементов И-НЕ, шесть элементов И-ИЛИ-HE и элемент

ИЛИ-И-НЕ с соответствующими связями.

1 ил. с шиной выхода функции формирования группового перенос а Г, выход элемента И-ИЛИ-НЕ 27 является выходом инверсии группового перенося С,, выходы элементов 39,31,30 и 32 подключены к шинам выхода соответственно первого

S(, второго Я, третьего S и четвертого Я Ф разрядов су

Сумматор работает следую(вьм образом.

На входы элементов ИЛИ-HF. 1-4 и

И-НЕ 7-10 параллельно подаются разряды суммигуемых чисел A1-A(и В, -В4, на вход СС вЂ” инверсия входного переноса. На выходах сумматора форл(ируются следующие Аункции:

S(=A(Е В 8 Соу

$ =А Я В Я (А В, +(А(+В ()Со)

S) =A ) О+ Bg Ю (A 82 +(A +B, ) (А, В(+

+(А,+В,)С,));

1619253

84=Аа ® В4 9 (А В +(А +В, (А Вг+

+(4+Вг) (А(В, +(А +В ) о») 3

С4-Р Ca+Gxf

Р=(А +В <) (А +Вг) (Аз+В3) (A4+Â4); .

С=А„В „(А +В,) (А,+В,) (А4.+В4)+

+A,Â,(A,+H >) {А,+В4)+А,В,(А,.-В ) +А,.В „ являющиеся функциями полного четырех- 1О разрядного сумматора с формированием ускоренного группового переноса. На" личие инверсии переноса на входе и выходе сумматора позволяет наращивать разрядность сумматора до 8,12.16,20 и т,д, разрядов.

Формула из обр ет ения (уммятор содержащий шесть злемен 2g тов ИЛИ-НК, четыре элемента И-НЕ, два элемента неравнозначности и элемент HE причем входы первых, вторых, третьих и четвертых элементов ИЛИ-НК, И-НЕ подключены к шинам соответст- 25 венно первых, вторых, третьих и четвертых разрядов складываемых чисег сумматора, выходы первого и второго элементов неравнозначности являются выходами соответственно первого и третьего разрядов суммы сумматора, отличающийся тем, что, с целью упрощения, в него введены два элемента равнозначности, пять элементов НЕ, пять элементов И-HF. шесть элементов И-ИЛИ-НЕ и элемент ИЛИ-И-НЕ, причем выход первого элемента ИЛИ-HE подключен к входу первого элемента НЕ, входу второй группы И первого элемен та И-ИЛИ-НЕ и первому входу пятого

40 элемента ИЛИ-НЕ, выход первого элемента И-НЕ соединен с первым входом пятого элемента И-НЕ и первыми входами перрых групп И первого и второго элементов И-ИЛИ-НЕ, второй вход пято- 5 го элемента И-НЕ подключен к выходу первого элемента НК, а его выход — к первому входу первого элемента нерав= нозначности, шина инверсии входного переноса подключена к вторым входам

50 первой группы И первого элемента

И-ИЛИ-НЕ и второй группы ИЛИ элемента ИЛИ-И-НЕ, входу третьего элемента НЕ и второму входу первого элемента неравнозначности, выход второго элемента ИЛИ-НЕ соединен с входом второго элемента НЕ, вторым входом пятого элемента ИЛИ-НЕ и входом второй группы И второго элемента И-ИЛИ-НЕ, выход второго элемента И-НЕ подключен к второму входу первой группы И вто" .рого элемента И-ИЛИ-НЕ и первому входу шестого элемента И-НЕ, второй вход которого подключен к выходу второго элемента НЕ, а выход - к первому входу первого элемента равнозначности, второй вход которого соединен с выходом первого элемента И-ИЛИ-НЕ, а выход его — с шиной выхода второго разряда суммы, сумматора, входы первой группы И третьего элемента И-ИЛИ-НК соединены с выходами соответственно третьего элемента НЕ и пятого элемента ИЛИ-HF., вход второй группы

И третьего элемента И-ИЛИ-НК подключен к выходу второго элемента И-ИЛИНЕ и первому входу первой группы И четвертого элемента И-ИЛИ-НЕ, выход третьего элемента ИЛИ-НК соединен с входом четвертого элемента НЕ, выход которого подключен к первым зходам седьмого и восьмого элементов И-НЕ и второму входу первой группы И четвертого элемента И-ИЛИ-НЕ, выход третьего элемента И-HE подключен к второму входу седьмого элемента И-НЕ и входу пятого элемента НЕ, выход ко" торого соединен с входом второч группы И четвертого элемента И-ИЛИ-НЕ, выход которого соединен с вторым входом первой группы И пятого элемента

И-ИЛИ-НЕ и входом первой группы ИЛИ элемента ИЛИ-И-НЕ, выход четвертого элемента И-HE подключен к первым вхо" дам девятого элемента -HE и первой группы И пятого элемента И-ИЛИ"HE второй вход восьмого элемента И-НЕ соединен с выходом пятого элемента

ИЛИ-НЕ, а его выход — с первым входом второй группы ИЛИ элемента ИЛИ-И-HE и первым входом шестого элемента ИЛИНЕ, выход четвертого элемента ИЛИ-НЕ подключен к входам шестого элемента

НЕ и второй группы И пятого элемента

И-ИЛИ-HF и второму входу шестого элемента ИЛИ-НЕ, выход шестого элемента HE соединен с вторым входом девятого элемента И-НЕ, входы второго элемента равнозначности подключены к выходам девятого элемента И-HE и элемента ИЛИ-И-НЕ, а его выход соединен с шиной выхода. четвертого разряда сумма сумматора, входы второго элемента неравнозначности соединены с выходами соответственно третьего элемента И-ИЛИ-НЕ и седьмого элемента И-НЕ, входы первой группы И шесто6

9253

Составитель 10. Варакин

Техред Л. Сердюкова Корректор А.Осауленко

Редактор А.Мотыпь

Заказ 47 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул, Гагарина,101

5 161

ro элемента И-ИЛИ-HE подключены к выходам соответс твенно третьего элемента НЕ и шестого элемента ИЛИ-hE, вход второй группы И шестого элемента И-ИЛИ-НЕ соединен с выходом пятого элемента И-ИЛИ-НЕ и шиной выхода функции форьирования группового переноса сумматора, выход шестого элемента ИЛИ-НЕ является выходом *ункции распространения группового переноса сумматора, выход шестого элемента

И-ИЛИ-НЕ соединен с шиной выхода инверсии группового переноса сумматора.

Сумматор Сумматор Сумматор 

 

Похожие патенты:

Изобретение относится к вычислительной технике и технической кибернетике и может быть использовано в спецпроцессорах для обработки нечеткой информации, а также при построении технических средств моделирования рассуждений и автоматизации принятия решений в нечетких условиях

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и других устройствах обработки дискретной информации, например, в устройствах дискретной автоматики и предварительной обработки измерительной информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых арифметических устройствах ЭВМ

Изобретение относится к вычислительной технике и предназначено для алгебраического сложения двоичных чисел в прямом коде, может быть использовано в арифметических устройствах цифровых вычислителей, а также при построении цифровых измерительных приборов

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ

Изобретение относится к вычислительной технике и может быть использовано при проектировании микросхем

Изобретение относится к вычислительной технике и может быть использовано в устройствах синхронизации для формирования сигналов с заданным законом изменения фазы

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в мультиконвейерных системах цифровой обработки сигналов

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх