Устройство для функционального контроля линейных цифровых блоков

 

Изобретение относится к вычислительной технике и может быть исг пользовано для функционального контроля двоичных линейных цифровых систем. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности контроля линейных цифровых блоков с произвольным количеством входов и выходов. С этой целью в устройство, содержащее генератор тестов, накапливающий сумматор по модулю два, блок памяти, первый к второй элементы задержки, элемент ИЛИ, триггер, блок сравнения сигнатур, формирователь сигнатур , счетчик и блок индикации, введены группы из п формирователей сигнатур (где н - число входов контролируемого линейного цифрового блока), группа из п k-входовых накапливающих сумматоров по модулю два (где k - количество разрядов формирователя сигнатур), группа из , k n-входовых сумматоров по модулю два и m-входовый сумматор по модулю два (где m - число выходов контролируемого линейного цифрового блока). 4 ил.

союз советсних

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК с

Й 14Й

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ )аеМ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изОБРетениям и (лнРытиям

ПРИ ГКНТ СССР

1, (21) 4439449/24 (22) 10. 06.88 (46) 28.02.91. Бюл. № 8 (71) Рязанский радиотехнический институт (72) В.А.Линьков, Г.А.Филин и К.В.Булаев (53) 681.32(088.82 (56) Авторское свидетельство СССР № 1163329, кл. t.. 06 F 11/26, 1983.

Авторское свидетельство СССР

¹ 1425681, кл. G 06 F 11/26, 1989. (54) УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО

КОНТРОЛЯ ЛИНЕЙНЫХ ЦИФРОВЫХ БЛОКОВ (57) Изобретение относится к вычислительной технике и может быть ис-. пользовано для функционального контроля двоичных линейных цифровых систем. Целью изобретения является расширение функциональных возможно,стей устройства за счет обеспечения

Изобретение относится к вычислительной технике и может быть использовано для функционального контроля двоичных линейных цифровых систем.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения возможности контроля линейных цифровых блоков с произвольным количеством входов и выходов.

На фиг. 1 представлена структурная схема устройства для функционального контроля линейных цифровых блоков на фиг. 2 " структурная

ÄÄSUÄÄ 1631545 А 1 (51)5 С 06 F 11/26

2 возможности контроля линейных цифровых блоков с произвольным количеством входов и выходов. С этой целью в устройство, содержащее генератор тестов, накапливающий сумматор по модулю два, блок памяти, первый и второй элементы задержки, элемент ИЛИ, триггер, блок сравнения сигнатур, формирователь сигнатур, счетчик и блок индикации, введены группы из и формирователей сигнатур (где н — число входов контролир..емого линейного цифрового блока), группа из n k-входовых накапливающих сумматоров по модулю два (где k — количество разрядов формирователя сигнатур), группа из, k n-входовых сумматоров по модулю два и m-входовый сумматор по модулю два (где m — число выходов контролируемого линейного цифрового блока). 4 ил. схема многоканальной линейной цифровой системы, на фиг. 3 — функциональная схема накапливающего сумматора по модулю два на фиг. 4— функциональная схема формирователя сигнатур .

Устройство (фиг.1) содержит группу из и формирователей 1 сигнатур, Группу из n kBxopoBblx накапливаю щих сумматоров 2 по модулю два, группу из k n-входовых сумматоров Э по модулю два, формирователь 4 сигнат . тур, накапливающий сумматор 5 по модулю даа, т-входовый сумматор 6 по модулю два, блок 7 сравнения сиг545

Если X(d) многочлен степени k (k> п), соответствующий входной информации линейной цифровой системы, а

Y(d) — многочлен степени не более 1с, 35 соответствующий выходной последовательности, то

Х(й) ° J(d) = 7(й) г (2) 3 1631 натур, блок 8 памяти, двоичный счетчик 9, элемент ИЛИ 10, первый и второй элементы 11 н 12 задержки, триггер 13 D-типа, блок 14 индикации, объект 15 диагностирования имеет группу из k-информационных входов 16 группы из и формирователей 1 сигнатур, руппу из щ входОВ 17 m ÂõÎäÎвого сумматора 6 по модулю два, груп-,ig пу из и выходов 18, (и+1)-й выход

19 и (и+2)-й выход 20 блока памяти, синхровход 21 и вход 22 сброса контролируемого блока и генератор 23 тестов. 15

С группы выходов генератора 23 входная информация объекта 15 диагностирования поступает на информационные входы формирователей 1 сигнатур группы, выходы которых ПОдключены соответственно к входам .накапливающих сумматоров 2 по модулю два группы, j e (j = 1, k) выходы сумматоров 2 группы соединены с входами

j-I o n-входового сумматора 3 по мо- 25 дулю два группы, выходы которого подключены к входам блока 7 сравнения. Выходная информация объекта диагностирования поступает íà m-входовый сумматор 6 по модулю два, выход которого соединен с входом формирователя 4 сигнатур. Выходы формирователя 4 сигнатур соединены с входами накапливающего сумматора 5 по модулю два, выходы которого подключены к входу блока 7, выход которого соединен с 9-входом триггера 13, выход которого подключен к входу блока 14 индикации. Синхронизирующий вход 21 устройства соединен с синхроводами объекта 15 диагностирования, группы из и ф.ормирователей 1 сигнатур, формирователя 4 сигнатур, группы из и накапливающих сумматоров 2 по модулю два, накапливающего 45 сумматора 5 по модулю два, двоичного счетчика 9. Выход счетчика 9 соединен с адресным входом блока 8 памяти (n+2)-й выход 20 которого через элевход 22 сброса объекта диагностирования соединен с входами начальной установки формирователей 1 сигнатур группы, формирователя 4 сигнатур, счетчика 9, накапливающего сумматора

5 по модулю два, накапливающих сумматоров 2 по модулю два группы.

Устройство строится по следующему принципу.

Любая многоканальная линейная цифровая система может быть представлена совокуПностью отдельных передаточных функции 27 J, (й), 1, п .1

i,m), показывающих зависимость j-й выходной последовательности от i-й входной последовательности много:канальной цифровой системы (фиг.2).

Передаточная функция 1-мерной одноканальной линейной цифровой системы записывается в виде:

J(d)

1 + ф и +...+0(df ь(й) (1)

a(d) где 0(,, р GI0,1), j = p,, b(d) и a(d) — полиномы степени 1.

Обозначение через Х, (d), i = 1,п и Y (d), j = 1,m соответственно выходные и входные последовательности многоканальной линейной цифровой системы, а через Y " (d) выходные последовательности одноканальных линейных цифровых систем с передаточными функциями 3 (d), многоканальную линейную цифровую систему можно описать системой уравнений: мент 11 задержки соединен со стробирующим входом блока 7 и с С-входом

50 триггера 13, (и+1)-й выход 19 блока

8 соединен с первым сумматором 5, а группа из и выходов 18 блока 8 соединена с входами соответствующих сумма" торов 2 группы. Выход элемента 11 задержки через элемент 12 задержки, подключен к-первому входу элемента

10, другой вход которого, а также „(й) + Ygq.(й)+...+7„„(й) = Y, (d), Y «(d) + Y га(й)+ ° ° +Y„(d) = Y (d) 1м(й) + zm(й)+. ° ° +Yq (d) = (й) °

Если (2) известно:

Х,(й) J (й) + Х (й) Л„(й)+...+

+ Х„(й) JÄ, (d) =, (й), 5 х4 (а) J (2 (d) + х,(d) J 22(d)+ ° ° +

+ хи(а) (а) = уе(а), ° ° х ° ° а ° а ° ь °

Х (d)J (d) + Х (d) J d +...+

1631545

+ Xh(d) д„„(а) - ут(а) Сложив левые и правые части системы уравнений;:

4

X (à)(„(d) + Jgg(d)+., (а) +,(а)(„(а) + „(а)+...+1г„(а))+

° ° ° +Хп(а) (Jù (d) + Jn2 (d)+ ° ° ° +J (d)) Y! (d) + у2(а)+ ° ° ° +уи(а)

Представив J;; (d) (i = 1,n, j = 1,m) в виде (1), (d)p а (а)+ Ьг (d) g а, (а)+...+Ь,„(а)Д а а(,, Я! ф{,-+ j ôИ>

+ х (а) + ° ° °

П а (d)

)е! и())2 (а) +... +b (а) Д а „ (а) (fl7>

Ь (а) „, (а)Я!

1Ф!

П л и1 2

+х (а)

П a„ (d) п1

- у,(а) + у, (а)+...+ у„(а) .! него левую и правую части

Слагаемые левой части приводят к общему знаменателю и домножают на в

m И3 а (а) + Х (аЯ, Ь, (а) Д !

1=(. 1фt

И Т» а2 (а)) Д Д а, (d)+!

=! 1=! (фй

tYl 1п и и! х,(а)(;! ь,, (а> Д ... (а» g Д

l=! -!. =!

1Ф if f! и N И rn

° ° + Х (а) (2 Ь„)(0 ГЧа„(а)) П П а; (d)

j-I l=! (-!

)Ф i f.h

Н !Н к Д Да; (а)„ ъ!

Обозначив

СК(а) =+b«(d) g aÊ (d)) !

Н,1

И и! j4 i

P(d) =,g Д а,", (а) !

1

rue СК(а) и P(d) — полиномы степени

n i 1 m = f,, которые могут быть най(у (а) + Y (d)+...+Y (а)) к (3) и

Д fla, (а), к= 1, и, 1ь! 4k

I девы аналитически, выражение (3) мож.; но упростить (, „(а) аа (а) b (d)) (d> (b zl (d) + ()+ + Хй,— ) +

Х((а) (а (d) + a 12(а)+ a(m(а) < г! а агг(а) гМ !,d) (b hl (а) + па(а>+ + bllN(d>) Х (а) + у (а)+...+Х (а) .

Выражения в скобках приводят к общим знаменателям

Ю Ы ь ц (d) П а (d)+ ь (а) Р а, (d)+,, +ь (d) P à, (d) и = 11 12 ., (! (и) х (а) j pi jest wfn +

lit

Д a! (d)

П) 1 х )>) ь (d)

1631545

1!!

i nat(X $ = 0 Q) + signat(X, S = O,Q)+...+ signat(X>, $ = О,Q) 25

= s ignat (Y $ = O, Q), Щ где Y =с 7; (с0 ° нейных цифровых блоков, описываемых

i! передаточными функциями общего вида, Тогда функционирование устройописывается логическим уравнением ства для функционального контроля лио о

С! signat (t< )тпод2 + С signat (t,)mod2+...+ !

Я (5)

+ Х в, signat>(t©1)mod2 = P signat (t .)mod2, =Я !=Е К ; 1 п состояния -х вующая и п д формирователей сигнатур из группы из п формирователей 1 сигнатур Устройство работает следующим обsignat Y — состояние формировате- разом. ля 4 сигнатур. Первоначально формирователь 4

В общем случае информация в блок 8 сигнатур и группа из и формироватепамяти вводится следующим образом. лей 1 сигнатур, сумматор 5 и группа .50

По первым Q — Я вЂ” 1 адресам по из и сумматоров 2, счетчик 9 и объект всем выходам программируются нули. С 15 контроля, представляющий много(Q — Я)-го адреса по Q-й по (и+1)-му канальную цифровую систему, по цепи выходу 19 и группе из п выходов 20 внешнего сброса устанавливаются в нупрограммируются соответственно коэф- левое исходное состояние. После этофициенты полиномов P(d) и C„(d)> k = ro формирователь 4 сигнатур готов к

1,п (в порядке убывания: степеней).. приему поступающей на его информациIIo Q-му адресу по (п+2)-му выходу 20 онный вход суммы по модулю два выпрограммируется единица, соответст- кодных:.последовательностей 7;(й), Х ((d) C (d) + Х 2(а) Са(й)+ .с

Рассмотрим многочлен

U (d) - и(1)С(а), f, где G(d) )< + (< d+...+ f

Ц (а) = U(d) (g, + g, d+...+ g d ).

Раскроем скобки

U (d) = II, U(d)+ aC!, U(d)d+...+

+ (

Так как формирователь сигнатур, используемый для получения сигнатур двоичных последовательностей тоже представляет собой линейную цифровую систему и для него выполняется принцип супер озиции, то сигнатура последовательности, соответствующей многочлену, равна сумме по модулю два сигнатур последовательностей, членов формулы (4).

Все эти необходимые сигнатуры можно получить на одном сигнатурном регистре по мере поступления информации U(d), фиксируя их коэффициенты !; полинома, подаваемыми в порядке убывания степеней.. + X Ä(d) CÄ(d) =,О ; (а) Р(d) . =1

Сумматоры 2 и 5 (фиг.3) представляют собой группу из JK-триггеров 24.

Формирователи 1 и 4 сигнатур (фиг,4) представляют собой сдвиговый регистр 25 с обратными связями и сумматор 23 по модулю два, на котором суммируются по модулю 2 входная двоичная последовательность с

Ф разрядами обратной связи сдвигового регистра.

Информационным входом формирова15 теля сигнатур cJIjRHT opHH Hs входов

15 сумматора по модулю два.

Если обозначить сигнатуру последовательности, соответствующую (4), чеРез signat (U>, S = O, О), где Q—

20 длина последовательности, а состояние формирователя сигнатуры в момент t, — через signat (t@, ), то!

signat(U> S O,Q)

25 0

=assignat (й )mod2, !

=Я

Подобные (4) многочлены представляют из себя слагаемые левой части (3) и его правую часть. Поэтому

1631545 10 Формула изобретения

1,тп контролируемого линейного цифрового блока, а каждый j-й формирователь 1 сигнатур группы готов к приему поступающей на его информационный вход 1? X>(d), j = 1, и входной информации контролируемого линейного цифрового блока.

Начиная с (О - )-го такта блок

8 памяти по группе из и-го и (п+1)го выходов начинает выдавать сигналы "Строб 18" и "Строб 19", соответствующие коэффициентам С к,, Р;, = О,Я ; k = 1,й, поступающим на стробирующие входы 4 накапливающих сумматоров 2 по модулю два. Через Q тактов получают сигнатуры, 0 равные суммам, Р signat<(t )mod2 о

1 и С signat(t< )шод2, k = 1, и =Я соответственно.

С приходом О-ro тактового импульса блок 8 памяти по (п+2)-му выходу

20 выдает сигнал "Сравнение", который через элемент 11 задержки поступает на управляющий вход блока 7 сравнения сигнатур, разрешая сравнение сигнатур, полученных в k-разрядном накапливающем сумматоре 2 по модулю два и и группе из k и-входбвьтх сумматоров по модулю два (таким образом осуществляется проверка равенства (6) °

В случае их неравенства блок 7 сравнения сигнатур выдает сигнал неисправности контролируемой многоканальной линейной цифровой системы, который через триггер 13 поступает на блок 14 индикации. Импульсом "сравнение" через элемент 12 задержки, элемент 10 осуществляется сброс устройства в нулевое состояние, после чего оно готово к приему следующего слова данных. Элемент 11 задержки служит для того, чтобы управляющий сигнал "Сравнение" поступил на блок 7 сравнения сигнатур с некоторой задержкой относительно сигналов, поступающих на остальные входы блока 7 сравнения сигнатур, что повышает надежность выполнения сравнения, Элемент 12 задержки служит для осуществления задержки обнуления блоков 4, 5 и 9 и группы из и блоков

1 и 2 на время выполнения операции сравнения в блоке 7 сравнения сигнатур.

Устройство для функционального контроля линейных цифровых блоков, содержащее генератор тестов, накапливающий сумматор по модулю два, блок памяти, первый и второй элементы задержки, элемент ИЛИ, триггер, блок сравнения сигнатур, формирователь сигнатур, счетчик и блок индикации, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля линейных цифровых блоков с произвольным количеством входов и выходов, в него введены группа из и формирователей сигнатур (где и — число входов контролируемого линейного цифрового блока), группа из n k-входовых накапливающих сумматоров по модулю два (где

k — количество разрядов формирователя сигнатур), группа из k n-входовых сумматоров по модулю два и m-входовый сумматор по модулю два (где m — число выходов контролируемого линейного цифрового блока), причем i-й вход

m-входового сумматора по модулю два (I < ic m) является входом устройства для подключения к i-му выходу контролируемого блока, информационный вход, синхровход, вход сброса и j-й разряд информационного выхода формирователя сигнатур (I < j

j-м разрядом информационного входа накапливающего сумматора по модулю два, вход сброса и j-й разряд информационного выхода которого подключены соответственно к выходу элемента

ИЛИ и j -му разряду первого информационного входа блока сравнения сигнатур, информационньттт вход 1-го фор- мирователя сигнатур группы (I. 1 n) является входом устройства для подключения к 1-му информационному входу контролируемого блока и подключен к 1-му выходу генератора тестов, синхровход, вход сброса и j-й pasряд информационного выхода 1-ro формирователя сигнатур группы соедине ны соответственно с синхровходом устройства, выходом элемента ИЛИ и

j-м разрядом информационного входа

1-го k-входового накапливающего

50 с5 сумматора по модулю два, вход сбро12

16315 са, тактовый вход и )-й разряд информационного выхода которого подключены соответственно к выходу элемента ИЛИ 1-му информационному выхоУ

5 ду блока памяти и 1-му разряду информационного входа j-го п-входового сумматора по модулю два группы, выход которого соединен с j-м разрядом второго информационного входа блока сравнения сигнатур, первый вход и выход элемента ИЛИ подключены соответственно к входу начальной установки устройства и входу сброса счетчика, синхровход и выход которого соединены соответственно с синхровходом устройства и адресным входом блока памяти (n+1)-й и (n+2)-й информационные выходы которого подключены cooTBpTcTnUHH0 к тактовому входу накапливающего сумматора по модулю два и входу первого элемента задержки, выход первого элемента заг держки соединен с управляющим входом блока сравнения сигнатур, синхровходом триггера и входом второго элемента задержки, выход которого подключен к второму входу элемента ИЛИ, информационный вход и выход триггера соединены соответственно с выходом блока сравнения сигнатур и входом блока индикации, а вход начальной установки и синхровход устройства являются также входами устройства для подключения к входу сброса и синхровходу контролируемого блока.

1631545 р

» (к-1)р

Np фиа 4

Составитель 1 .Виталиев Редактор Л.Пчолинская . Техред Д.Сердюкова Корректор М.Максимишинеп

Заказ 547 Тираж 406 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР, 113035 ° Москва„ 5-35, Раушская наб., д. 4/5

В

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101