Устройство для контроля блоков памяти

 

Изобретение относится к вычислительной технике и может быть использовано для определения наличия постоянных и перемежающихся неисправностей, возникающих в процессе работы ЗУ. Цель изобретения - сокращение времени контроля блоков памяти . Устройство использует сравнение сигнатуры с нулем после решения задачи на ЭВМ. Новизна устройства заключается в том, что в него введены преобразователи кодов и сумматор, которыз обеспечивают автоматическое фермирование сигнатуры в процессе работы блоков памяти. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si>s G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

В (21) 4440853/24 (22) 11.04.88 (46) 28.02.91. Бюл. М 8 (71) Горьковский политехнический институт (72) В.Г.Баранов, П.И.Уваров и Д.С.Коновалов (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

М 1316053, кл. G 11 С 29/00, 1985.

Горшков В.Н. Надежность оперативных запоминающих устройств ЭВМ. Л.: Энергоатомиздат, 1987, с, 138-142. (54) YCTPOACTBO ДЛЯ КОНтроЛЯ EJlOKOB ПАМЯТИ

Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти.

Цель изобретения — сокращение времени контроля блоков памяти и получение информации о наличии сбоев и неисправностей, возникающих при решении задачи, На фиг, 1 представлена блок-схема устройства; на фиг. 2 — блок-схема блока управления; на фиг. 3 геометрическая интерпретация процесса накопления суммарного веса 6, который принимает целочисленные значения.

Устройство для контроля блоков памяти (фиг, 1) содержит информационные входы 1 и 2, блок 3 управления (БУ), мультиплексор

4, преобразователь 5 кода (ПК), преобразователь 6 в дополнительный код, сумматор 7, регистр 8, элемент ИЛИ 9, входы 10-13 блока управления (являются входами устройства), выходы 14-19 блока управления (являются выходами устройства), управляющий вход 20 мультиплексора, вход 21 знака

„, Ы,, 1631608 А1 (57) Изобретение относится к вычислительной технике и может быть использовано для определения наличия постоянных и перемежающихся неисправностей, возникающих в процессе работы ЗУ. Цель изобретения— сокращение времени контроля блоков памяти. Устройство использует сравнение сигнатуры с нулем после решения задачи на

ЭВМ. Новизна устройства заключается в том, что в него введены преобразователи кодов и сумматор, которые обеспечивают автоматическое формирование сигнатуры в процессе работы блоков памяти. 3 ил, преобразователя в дополнительный код и вход 22 записи регистра.

БУ 3 (фиг. 2) включает элемент ИЛИ 23, первый триггер 24, многовходовый элемент 25 с тремя состояниями, элемент И 26, генератор 27 импульсов, счетчик 28 адресов, многовходовый элемент 29 с тремя состояниями, второй триггер 30, элементы И

31-33, формирователь 34 импульсов (ФИ), элемент ИЛИ 35 и управляющие входы 36-38.

ФИ 34 формирует импульсы необходимой длительности по каждому фронту сигнала чтения/записи, t.е. два импульса для каждого цикла записи.

Генератор 27 импУльсов генерирует импульсы лишь при управляющем сигнале на входе 37, равном единице.

Счетчик адресов 28 обеспечивает полный перебор адресов ячеек ЗУ и вырабатывает сигнал переполнения при достижении максимального адреса, затем переходит в нулевое состояние. В нулевое состояние

1631608

10 счетчик адресов 28 можно установить, подав единичный импульс на вход установки нулевого состояния (R). Многовходовый элемент 25 с тремя состояниями передает информацию со своих входов на выход при единичном сигнале на управляющем входе

36. При нулевом сигнале на управляющем входе 36 выходы многовходового элемента

25 с тремя состояниями находятся в высокоимпедансном состоянии, которое можно представить как разрыв цепей, т.е. выходы многовходового элемента с тремя состояниями не оказывают никакого влияния на подключенные цепи.

Многовходовый элемент 29 с тремя состояниями работает аналогично.

БУ 3 работает в трех режимах: режим установки исходного состояния, режим чтения-записи, режим контроля.

БУ 3 в режиме установки исходного состояния работает следующим образом. По сигналу установки нуля с входа 10 счетчик

28 устанавливается в нулевое состояние, а триггеры 24 и 30 переключаются в единичное состояние. С инверсного выхода триггера 30 сигнал, равный нулю, проходит через элемент И 32 и поступает на выход 16

Чт/Зап, Триггер 24 выставляет запрос прямаго доступа к памяти нэ выход 18, При подтверждении прямого доступа к памяти единичный сигнал ПДП с входа 13 поступает на управляющие входы 36 — 38. Сигнал ПДП (вход 13) проходит через элемент И 26, только если БУ 3 выставлял запрос прямого доступа. Происходит перебор адресов счетчиком 28 и запись нулевого кода во все ячейки ЗУ. При записи кода нуля в ячейку памяти с максимальным адресом вырабатываемый сигнал переноса со счетчика 28 сбрасывает триггеры 24 и 30 в нулевое. состояние, снимая сигнал чтения и ЗПДП. Сигналы съема (выход 15) и приема в регистр 8 (выход 14) не вырабатываются из-за блокировки элементов И 31 и 33 сигналом, равным нулю.,с инверсного выхода триггера 30.

БУ 3 в режиме чтения-записи работает следующим образом. С входа 11 сигнал чтения, равный единице, проходит через элемент И 32, на второй вход которого от Т триггера 30 подается единица. При записи сигнал с выхода 11, равный нулю, проходит через И 32 на выход 16, при этом ФИ 34 формирует импульсы приема для регистра

8, снимаемые с выхода 14.

БУ 3 в режиме контроля работает следующим образом. Начало режима контроля инициирует единичный сигнал на входе 12.

Триггер 24 устанавливается в единичное состояние, выставляя сигнал ЗПДП на выходе

ЗО

18. При подтверждении прямого доступа к памяти сигнала ПДП с входа 13 поступает на управляющие входы 36 — 38.

Выход 16 сигнала Чт/Зап в режиме контроля равен единице, что соответствует чтению. Происходит полный перебор адресов

ЗУ и считывание ceoего объема памяти, причем на каждый адрес вырабатывается сигнал приема в регистр 8 на выходе 14. При выработке сигнала переноса со счетчика 28 снимается сигнал 3ПДП с выхода 18 и вырабатывается импульс на выходе 15 сигнала съема.

Многоразрядный мультиплексор 4 передает на свои выходы либо слово с шины

"Слово к записи" (вхад 00) при сигнале на адресном входе А 20, равном нулю, либо слово с шины "Слово от ЗУ" (вход D 1) при

А=1.

ПК 5 преобразует m-разрядные двоичные слова, поступающие на его входы, в двоичный эквивалент веса, определенным образом присвоенного соответствующему слову, причем слову, которому соответствует нулевой код, необходимо присвоить нуле-. вой вес.

Преобразователь 6 в дополнительный код в зависимости от значения входа Зн 21 представляет вес слова s виде дополнительного кода положительного или отрицательного числа. Число считается положительным, если на вход Зн 21 от БУ 3 поступает сигнал, равный нулю, и отрицательным в противном случае (Зн = 1).

Регистр 8 служит для хранения накапливаемого суммарного веса 62.. Запись в регистр 8 происходит при единичном сигнале на входе 22. Регистр 8 сбрасывается в нулевое состояние при подаче сигнала на вход установки нуля (R). Многоразрядный двоичный сумматор 7 позволяет суммировать слова, поступающие от регистра 8 на первые входы В, и слова, поступающие на вторые входы С сумматора.

Устройство для контроля блоков памяти использует записываемые и считываемые слова в процессе функционирования ЗУ в качестве тестовых воздействий на контролируемое ЗУ, т,е. необходимый для контроля суммарный вес 6 накапливается в процессе работы ЗУ.

В этом случае накопление 62.. можно представить в виде движения по прямому лучу, каждое деление которого равно "единице суммы". Суммарный вес G g представляет собой расстояние в "единицах суммы", пройденное за время контроля от точки О.

При выполнении операции сложения происходит движение G вправо по лучу, а при

1631608

50 выполнении операции вычитания — влево.

Пусть к I-му моменту суммарный вес 6 находится в точке G g. Если в (-й момент на вход сумматора пришел вес 4, то при сложении G и 4 суммарный вес G : переходит в точку 6 )11. Ввиду ограниченности разрядной сетки регистра 8 суммарный вес

G ; не может принимать значение, большее

G a c = 2" — 1, где п — разрядность регистра 8, поэтому значения 6 принадлежат ограниченному отрезку на луче. Если к j-му моменту суммарный вес достигает G g, то при сложении Gp и 6 формируемый суммарный вес может превысить G aKc, определяемый разрядностью регистра 8, при этом вырабатывается сигнал переполнения, который теряется. Поэтому содержимое регистра 8 равно значению G ; = 6(— (6 гмакс— — 6, которое откладывается в точке G p+>, т.е, совершается переход вновь к началу отрезка. Аналогичный процесс возникает при переходе через нуль при вычитании.

Этот переход через G axe и 0 с учетом потери переносов или заемов легко представить, если концы отрезка совместить. В этом случае процесс накопления G g можно изобразить как движение вдоль окружности по часовой стрелке при выполнении операции сложения и против часовой стрелки при выполнении операции вычитания. Если ЗУ работоспособно, то количество шагов и их величины по часовой стрелке и против при выполнении операции сложения, а затем операции вычитания к моменту завершения контроля совпадают. После окончания решения задачи и считывания всего объема

ОЗУ, т.е. вычитания из G ñîoòaåòñTâóþùèx кодов, этот процесс должен привести в исходнуюточку О. При наличии неисправности шаги при выполнении операции сложения и последующем выполнении операции вычитания не совпадают, поэтому после считывания всего ЗУ по окончании контроля G не будет равен нулю.

Устройство для контроля блоков памяти работает следующим образом.

БУ 3 координирует работу всех блоков устройства для контроля блоков памяти между собой и с внешними сигналами, Устройство для контроля блоков памяти, как v, БУ 3, работает в трех режимах. режим установки исходного состояния, режим чтениязаписи, режим контроля.

Устройство для контродя блоков памяти в режиме установки исходного состояния

40 работает следующим образом, При подаче единичного сигнала на вход 10 блока управления происходит установка в нулевое состояние регистра 8 и блока памяти, т.е. во все ячейки записывается нулевой код, которому присвоен нулевой вес. Работа устройства в этом режиме происходит в режиме прямого доступа к памяти, которому соответствуют единичные сигналы на выходе 18 запроса прямого доступа к памяти и входе

13 подтверждения прямого доступа к памяти. При окончании режима установки исходного состояния сигнал запроса прямого доступа к памяти (выход 18) снимается и устройство контроля ЗУ готово к работе в режиме чтения-записи.

Устройство для контроля блоков памяти в режиме чтения-записи работает следующим образом. В процессе решения задачи, если производится чтение слова из блоков памяти, устройство не изменяет своего состоянияя.

Если производится запись слова в блок памяти, то устройство работает в соответствии с алгоритмом: а) Из содержимого регистра 8 вычитается вес слова, хранящегося в ячейке блока памяти до момента записи, б) Производится запись поступившего слова. в) К содержимому регистра 8 приплюсовывается вес записанного слова.

При установке кода адреса записываемого слова на адресные шины блока памяти

БУ 3 вырабатывает сигнал чтения, равный единице, на выходе 16..Код слова от выбираемой ячейки, поступая на входы D1 мультиплексора 4, проходит через него на ПК 5, преобразующий код слова в код присвоенного ему веса. С ПК 5 вес слова подается на преобразователь 6 кода в дополнительный код, в котором представляется в виде дополнительного кода отрицательного числа.

Многоразрядный сумматор 7 формирует разность между кодами на входах В и С, которая записывается в регистр 8 при сигнале приема на входе 22, При поступлении сигнала записи на внешний вход 11 БУ 3 выдает сигналы приема (выход 14) и записи (выход 16). Мультиплексор 4 переключается на шину "Слово к записи" (вход 00). После распространения сигналов через ПК 5, преобразователь 6, мультиплексор 4 и при наличии сигнала приема на входе 22 к содержимому регистра 8 приплюсовывается вес записанного слова, Удлинения цикла записи не происходит, так как основное время при работе с ЗУ затрачивается на выбор ячейки и отработку дешифратора адресов.

1631608

Устройство для контроля блоков памяти в режиме контроля работает следующим образом. При поступлении сигнала "Начало контроля" на вход 10 происходит захват устройством контроля шин для прямого доступа памяти. БУ 3 выполняет полный перебор всех адресов блоков памяти с выработкой сигналов приема на выходе 14 при сигнале чтения-записи на выходе 16, равном единице, т.е. происходит вычитание из содержимого регистра 8 весов всех слов, хранимых в ЗУ.

Если контролируемые блоки памяти работоспособны, то в момент выработки сигнала результата контроля (выход 15) состояние регистра 8 равно нулю и, соответственно, значение сигнала на выходе многовходового элемента ИЛИ 8 также равно нулю. В противном случае блоки памяти неработоспособны.

Сигнал с выхода многовходового элемента ИЛИ 9 не имеет самостоятельного смысла, как при сигнатурном анализе. Пользователь лишь имеет информацию, равен или нет суммарный вес G g нулю, т,е. были или нет сбои при работе блоков памяти.

Локализация производится другими способами, например тестовыми.

Таким образом, применение предлагаемого устройства для контроля блоков памяти обеспечивает сокращение времени контроля ЗУ и аппаратурных затрат, а также получение информации о наличии сбоев и постоянных неисправностей ЗУ, возникающих при решении задачи.

Формула изобретения

Устройство для контроля блоков памяти, содержащее регистр и блок управления, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени контроля блоков памяти и получения информации о наличии сбоев и неисправностей, возникающих при

5 решении задачи, в устройство введены преобразователь кода, преобразователь в дополнительный код, сумматор, мультиплексор, элемент ИЛИ, причем установочные входы регистра и блока управления являют10 ся соответствующими входами устройства, информационные входы мультиплексора являются информационными входами устройства, выход мультиплексора соединен с входом преобразователя кодов, выходы ко15 торого соединены с информационными входами преобразователя в дополнительный код, выход которого соединен с первым входом сумматора, выходы которого подключены к информационным входам регистра, 20 выходы которого соединены с вторым входом сумматора и входами элемента ИЛИ, выход которого является выходом "Наличие сбоя" устройства, выходы чтения-записи, прямого доступа к памяти и начала контроля

25 блока управления являются соответствующими входами устройства, первый выход блока управления соединен с входом записи регистра, второй выход блока управления является выходом выдачи результата конт30 роля устройства, третий выход блока управления соединен с управляющим входом мультиплексора и входом знака преобразователя в дополнительный код и является выходом записи-чтения устройства, выходы

35 с четвертого по шестой блока управления являются соответственно выходами сигнала нужного кода запроса прямого доступа к памяти и адресными выходами устройства.

1631608

1631608

Составитель В.Фокина

Техред М.Моргентал Корректор Н.Ревская

Редактор А.Сгар, Заказ 550 Тираж 342 Подписное

ВНИИПИ ГосуДарственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

4 УхпаЮф А Х E/fdEF