Логический элемент

 

Изобретение относится к области электроники и вычислительной техники и может быть использовано при проектировании сумматоров и арифметических блоков цифровых БИС на КМОП-транзисторах. Цель изобретения - повышение надежности. Устройство содержит п разрядов 1.1 -1 .п, каждый из которых имеет четыре вывода 6 - 9 и два входа 10 и 11, выходную шину 12 и третий вход 15 первого разряда. Введение МОП-транзисторов 13 и 14, а также новых конструктивных связей позволило повысить надежность. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5п5 Н 03 К 19/094

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4680592/21 (22) 19.04,89 (46) 28.02,91. Бюл, Я 8 (71) Научно-исследовательский центр физики и технологии (72) lO,Ã,Äüÿ÷åíêo (53) 621.374 (088.8) (56) Авторское свидетельство СССР

М 1223223, кл, G 06 F 7/50, 1986.

Авторское свидетельство СССР

М 1223358, кл. Н 03 К 19/094, 1986, Изобретение относится к электронике и вычислительной технике и может быть использовано при проектировании сумматоров и арифметических блоков цифровых

БИС на КМОП транзисторах.

Цель изобретения — повышение надежности, На чертеже изображена схема логического элемента.

Схема содержит и разрядов 1-1 — 1-i, i =

= 1, „... n, каждый из которых имеет два

МОП-транзистора р-типа 2 — 3, два МОПтранзистора и-типа 4 — 5, четыре вывода 6—

9 и два входа 10-i и 11-i, i = 1,..., и, причем первый транзистор р-типа 2 подключен между первым 6 и третьим 8 выводами разрядов, второй транзистор р-типа 3 подключен между первым выводом 6 и шиной питания Е>, первый транзистор и-типа 4 подключен между вторым выводом 7 и общей шиной, второй транзистор и-типа 5 подключен между вторым 7 и четвертым 9 выводами разряда, первый и второй выводы

n-ro разряда соединены с шиной выхода 12. Ж 1631715 А1 (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к области электроники и вычислительной техники и может быть использовано при проектировании сумматоров и арифметических блоков цифровых БИС на КМОП-транзисторах. Цель изобретения — повышение надежности, Устройство содержит и разрядов 1.1 - 1.п, каждый из которых имеет четыре вывода 6 — 9 и два входа 10 и 11, выходную шину 12 и третий вход 15 первого разряда. Введение

МОП-транзисторов 13 и 14, а также новых конструктивных связей позволило повысить надежность. 1 ил.

l элемента, третий и четвертый выводы (i + 1)-ro разряда подключены соответственно к первому и второму выводам i-го разряда (i = 1,..., п - 1), между третьим выводом 8 первого разряда и шиной питания Ел подключен транзистор р-типа 13, а между четвертым выводом 9 и общей шиной подключен транзистор и-типа 14, затворы Ы транзисторов 2 и 4 соедичены с первым входом 10-! разряда, затворы транзисторов

3 и 5 соединены со вторым входом 11-1 разряда, затворы транзисторов 13 и 14 подключены к шине третьего входа 15 первого разряда.

Логический элемент работает следующим образом.

На первые входы 10-i каждого из раэрядов поступают соответственно сигналы,61, Gn функции генерации поразрядного переноса, на вторые входы 11-i каждого из разрядов подаются соответственно сигналы

Р1,...,Рл — фуНКцИИ раСПрОСтраНЕНИя ПОраЗрядного переноса, на вход 15 поступает сигнал входного переноса Со. На шине 12

1631715 и-разрядного устройства реализуется функция, C> (". (P1СО+ G ) P2+ 62) ... Pn-1+ Gn-1) Pn+ Gn) (1)

В частности, для двух разрядов устройства

Cz - (P1Co+ Gi) Р2+ G2 = С1Р2+ Оа, (2) где С1- Р1Со+ 61 — межразрядный перенос иэ первого разряда во второй, Функции

Р) и G формируются в i-ом разряде сумматора или арифметико-логического блока.

Для сумматора их формулы записываются в ии 8 д

Pi =А + Bi, (3)

G =А В)

Работа одного разряда устройства определяетсл таблицей функционирования: где А1 и 81 — первые разряды операндов, подаваемых на входы сумматора или арифметического блока;

61, Р1, Со — значение сигналов, подаваемых на первый, второй и третий входы первого разряда логического элемента;

C — сигнал на выходе первого разряда логического элемента, получающемся при обьединении первого и второго выводов первого разряда, Например, при значениях входных сигналов А1- О, В1- 1, Со = 1 значения Р1 = 1 и

G> =. 0 получаются в соответствии с формулами (3), Поступление этих управляющих сигналов на входы первого разряда устройства приводит к тому, что транзисторы 2, 5

10

40 между третьим выводом первого разряда и шиной питания, а его затвор соединен с

30 и 14 находятся в открытом состоянии, а транзисторы 3, 4 и 13 — в закрытом, В результате на выводе 7 формируется уровень логического "0", а вывод 6 переходит в состояние с высоким импедансом. При подключении их к одной выходной шине на шине будет сформирован уровень логического нуля, что соответствует значению в выбранной строке таблицы функционирования.

Формула изобретения

Логический элемент, содержащий и разрядов, каждый из которых имеет по два

MOll-транзистора р- и и-типа проводимости и четыре вывода, первый транзистор р-типа подключен между первым и третьим выводами разряда, второй транзистор и-типа подключен между вторым и четвертым выводами разряда, стоки второго транзистора р-типа и первого транзистора и-типа соединены соответственно с первым и вторым выводами разряда, затворы первых и вторых транзисторов р- и и-типа подключены соответственно к первой и второй входным шинам разряда, к третьему и четвертому выводам каждого последующего разряда, начиная с второго, подключены соответственно первый и второй выводы предыдущего разряда, отличающийся .тем, что, с целью повышения надежности элемента, в него введены два МОП-транзистора р- и птипа и новые конструктивные связи, причем истоки второго транзистора р-типа и первого транзистора и-типа каждого разряда подключены соответственно к шине питания и общей, первый и второй выводы последнего разряда соединены с выходной шиной weмента, МОП-транзистор р-типа подключен третьей входной шиной первого разряда и затвором MOll-транзистора и-типа. подключенного между четвертым выводом первого разряда и общей шиной.

1631715

Составитель А.Цехановский

Техред M,Ìîðãåíòàë Корректор М.Шароши

Редактор Н.Горват

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 555 Тираж 454 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР.

113035, Москва, Ж-35, РауШская наб,. 4/5