Программируемый генератор циклов

 

Изобретение относится к автоматике , вычислительной технике, предназначено для генерирования импульсных сигналов с заданными периодами следования и может быть использовано в контрольно-измерительном оборудовании параметрического контроля БИС и СБИС. Цель изобретения - расширение класса-решаемых задач за счет расширения области рабочих частот и дискрета задания их точности. Устройство содержит регистр 2, блок 4 синхронизации , блок 3 перестройки, счетчик 5, вычитатель 6, адресные регистры 7,8, триггеры 9,10, генератор 1 эталонной частоты, шинные мультиплексные распределители 11,12, линию 13 задержки, элемент 14 задержки, формирователь 15 выходного сигнала. Поставленная цель достигается за счет введения регистра 2, счетчика 5, адресных регистров 7,8, шинных мультиплексных распределителей 11,12, формирователя 15 выходных сигналов. 1 з.п. ф-лы, 8 ил., 1 табл. о 8 (Л

(51)5 G 06 F 1/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Р л

9с н

ll а ласгпи гама

CDIRT St

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 0THPHTHRM

ПРИ ГКНТ СССР (21 ) 4436805/24 (22) 07.06.88 (46) 23.04,91. Бюл. ¹ 15 (72) В.Н.Окороков (53) 681.325(088.8) (56) Авторское свидетельство .СССР

¹ 877511, кл. G 06 F 1/02, 1980.

Авторское свидетельство СССР

¹ 564616, кл. G 06 F 1/02, 1981. (54) ПРОГРАММИРУЕМЫЙ ГЕНЕРАТОР

ЦИКЛОВ (57) Изобретение относится к автоматике, выЧислительной технике, предназначено для генерирования импульсных сигналов с заданными периодами следования и может быть использовано в контрольно-измерительном оборудовании параметрического контроля

„.SU 1644119 Д 1

БИС и СВИС. Цель изобретения — расширение класса-решаемых задач sa счет расширения области рабочих частот и дискрета задания их точности. Устройство содержит регистр 2, блок 4 синхронизации, блок 3 перестройки, счетчик 5, вычитатель 6, адресные регистры 7,8, триггеры 9,10, генератор 1 эталонной частоты, шинные мультиплексные распределители 11,12, линию

i 3 задержки, элемент 14 задержки, формирователь 15 выходного сигнала.

Поставленная цель достигается за счет введения регистра 2, счетчика 5, адресных регистров 7,8, шинных мультиплексных распределителей 11,12, формирователя 15 выходных сигналов.

1 з. п. ф-лы, 8 ил., 1 табл.

1644119

Изобретение относится к автоматике и вычислительной технике и предназначено для генерирования импульсных сигналов с заданными периодами следования и, кроме того, может быть использовано в контрольно-измерительном оборудовании параметрического контроля БИС и СБИС в качестве перестраиваемого генератора, тайме- 10 ра, формирователей синхронизирующих, стробирующих и управлякщих сигналов объекта контроля, где точное высокочастотное генерирование импульсных сигналов с заданными параметрами рас- 15 ширяет саму методику параметрического контроля и способствует классу создания более про грессивной цифровой вычислительной техники.

Цель изобретения - расширение 20 класса решаемых задач за счет расширения области рабочих частот и дискрета задания их точности.

На фиг. 1 представлена функци,ональная блок-схема генератора; на 25 фиг. 2 - блок синхронизации; на фиг. 3 — схема приемного буферного регистра и универсального программируемого счетчика; на фиг. 4 - функциональная схема вычитателя и диаг- 30 рамма его работы; на фиг. 5 схема шинного мультиплексного распределителя; на фиг. 6 — диаграмма, пояснякн: ая расчетную величину дискрета на фиг. 7 — временные диаг35 раммы выходных импульсов; на фиг. 8— диаграмма взаимодействия основных сигналов.

Устройство содержит генератор 1 эталонной частоты, регистр 2, блок 3

40 перестройки, блок 4 синхронизации, счетчик 5, вычитатель 6, адресные регистры 7 и 8, два триггера 9 и 10, два шинных мультиплексных распределителя 11 и 12, линию 13 задержки, элемент 14 задержки и формирователь 15 выходного сигнала.

Блок 3 перестройки содержит регистры 16 и 17, коммутатор 18, двухтактный регистр 19. На фиг. 2-5 обозначены триггеры 20, мультиплексоры 21, дешифратор 22, схема 23 сравнения, сумматор 24, элементы И 25, элементы ИЛИ 26.

Генератор работает следующим об55 разом.

С момента подачи питающего напряжения генератор автоматически приво- . дится в исходное рабочее состояние по команде "Установка по питанию" (Уст. по пит.). Работа генератора осуществляется по команде "Пуск" и прекращается по команде "Останов", причем результат невыполненной операции сохраняется и может быть продолжен по команде "Пуск". Приведение системы в исходное рабочее состояние в процессе работы осуществляется по команде начальной установки (Н.У.).

На вход блока синхронизации поступает высокочастотная опорная частота (F ) кварцованного эталонного генератора, которая, минуя блок синхронизации, в последующем синхронизирует работу блоков 2,5,19,9,10 и 14. Таким образом, блок 4 является важным звеном в работе, поскольку обеспечивает синхронность .выполнения внешних и внутренних команд.

Числовое значение кода, обрабаты" ваемое блоком 5, определяет длительность следования импульсов на выходе генератора. Чем больше числовое значение этбго кода, тем более значительное время отводится на перекодирование периода следования выходных импульсов, однако следует отметить, что максимальная частота функционирования блоков 2 и 5 в части перезаписи информации из одного блока в другой соответствует опорной частоте F, сдвинутой во времени на величину Т/2, где Т вЂ” период эталонной частоты F а значение F„. ограничено функциональным быстродействием счетных схем.

Таким образом, достигнута возможность получения на выходе блока 5 высокочастотных серий перепрограммируемых импульсов в соответствии с заданным кодом поступления. В ряде случаев такой способ грубого задания периода импульсной последовательности является достаточным и широко используется в вычислительной технике при создании программируемых таймеров, синхронизирующих импульсов и ряда других функциональных. Узлов цифровой техники.

Регистры 2, 16 и 17 производят запись исходных кодируемых данных по внешнему импульсному сигналу записи (И3) и обеспечивают по программе информацией блоки 5, 6 и 1 8.

Регистр 19 по синхронизирующим импульсам с блока .4 производит хранение результата пересчета двух чис5 164411 ловых кодируемых величин, одна из которых поступает на вычитатель 6 в качестве константы (вход 1), а другая является переменной величиной результата работы вычитателя (вход 2), Таким образом, блоки 17, 6, 18 и 19 задают числовое значение малой величины дискрета приращения (пр ) из расчета разбиения опорной частоты 10

Fo на равные части (фиг. 4 и 6).

С целью уменьшения излишних схематических затрат целесообразно первоочередной задачей задаться высокой опорной частотой F, исходя иэ кото4 рой в дальнейшем определить дискрет который может быть любым числом и составлять весьма малую величину. Кроме то го, дискре т 5 „определяет разрядность вычитателя 6 и по- 20 следующих блоков (таблица и фиг. 6).

00... 0

0 О... 1

00...10

Приращение Значение кода

ЗО

Таким образом, и, как следует из таблипь, прямо зависит от выбранной частоты F<, определяет схематические затраты и, кроме тоro, сама частота FO во многом определяет глу35 бину перестройки периода следования импульсов на выходе узла 15.

В результате всего вьппеизложенного целесообразно дальнейшую обработку сигнала вести на основе трехразряд 40 нога вычитателя и соответствующих трехразрядных последующих блоков.

Трехразрядный вычитатель 6 в нужные моменты времени стробирует работу счетчика 5, корректиРуя тем самым уход 45 частоты. С регистра 17 на первый вход вычитателя 6 поступает запрограммированный код константы, Регистр

1 9, ре ализ ав анный H а двух так тных три ггерах, осуществляет потактную синхронную выдачу менякщегася кода .BHQBb на вычитатель 6 и адресные регистры

7и8.

Коммутатор 18 производит работу шинного мультиплексирования, в результате чего по команде разрешения

° присинхранизации (Разр, пр. ) производится присинхрониз.1;ия выходной последовательности импульсов к .некоторому запрограммированному кодируемому значению, т.е. на серию импульсов запрограммированной последовательности накладывается как бы умышленный закодированный сбой. В результате этого вычитатель 6, по следующему синхротакту, произведет новый пересчет двух кодируемых величин, результатом действия которых появится новый код на входе регистра 19. Дальнейшая обработка этого кода приводит к сдвигу выходной серии программируемых импульсов к некоторой величине кодируемого сдвига (фиг. 7), Анало гичным свойством присинхронности обладает и сче тчик 5.

Триггеры 9 и 10 вырабатывают синхрониэирующие сигналы, причем триггер

10 стробирует работу адресных регистров 7 и 8 и распределителей 11 и 12.

Триггер 9 стробирует запись кода в адресные регистры 7 и 8. Выходные адресные коды с регистров 7 и 8 поступают в распределители !1 и 12.

Шинные мультиплексные распределители 11 и 12 выполняют функцию выбора соответствукицей шины многоотводной линии задержки. Выходные сигналы с распределителей 11 и 12 поступают в формирователь 15, где окончательно и формируется выходной сигнал программируемой последовательности.

Таким образом, посредством методов чередования обрабатываемой последовательности кодируемых данных, по разнесенным во времени синхротактам . возникла возможность создания ПЩ с широкими функциональными воэможностями, кроме того, элемент 16 задержки задает смещение пускового сигнала и способствует согласованию задер-. жек, вызванных разбросом параметров элементной базы, связанный с их инерт но стью.

Формула изобретения

1, Пра граммируемьп генератор циклов, содержащий генератор эталонной часто ты, блок синхрониз ации, блок перестройки, вычитатель, два триггера, элемент задержки, линию задержки, причем выход генератора эталонной частоты подключен к входу эталонной частоты блока синхронизации, выходы синхроснгналов которого подключены соответственно к входам синхронизации блока перестройки, входу синхрониэа1644119 ции первого триггера и входу элемента задержки, к счетному входу второго триггера, о тлича.ющий с я тем, что, с целью расширения класса решаемых задач за счет расширения области рабочих частот и дискрета задания их точности, в него введены регистр, счетчик, два адресных регистра, два шинных мультиплексных 1р распределителя, формирователь выходного сигнала, причем вход данных генератора подключен к информационным входам ре гистра и первому информационному входу блока перестройки, вход разрешения присинхронизации которого подключен к входу разрешения присинхронизации генератора, входы установки по питанию начальной установки, пуска и останова которого подключе- 2О ны к соответствующим входам блока синхронизации, выход эталонной.частоты и строба записи которого подключены соответственно к входу синхронизации счетчика и управляющему входу 25 регистра, выход которого подключен к входу параллельного приема информации счетчика, выход которого подключен к счетному входу первого триггера и входу присинхронизации блока пе- 30 рестройки, информационный выход которого подключен к информационным в хо дам пе рв о го и в то ро го адре сных регистров и первому информационному входу вычитателя, второй информационный вход которого подключен к выходу кода константы блока перестройки, второй информационный вход которого подключен к выходу вычитателя, выход переполнения которого подклю- 4< чен к входам стробирования блока синхронизации и счетчика, выход первого триггера подключен к входам управ. пения записи первого и второго адресных регистров, входы стробирования выходов которых и входы стробирования первого и второго шинных мультипле ксных распределителей . подключены соответственно к прямому и инверсному выходам второго триггера, выходы первого и второго адресных регистров подключены к входам управления первого и второго шинных мультиплексных распределителей, информа-. ционные входы которых подключены к выходам линии задержки, выходы первого и второго шинных мультиплексных распределителей — к первому и второму информационным входам формирователя выходного сигнала, вход установки длительности которого и выход подключены соответственно к входу установки длительности и функциональному выхо ду re не рато ра.

Э

2. Генератор по п. 1, о т л и ч аю шийся тем, что блок перестройки содержит два регистра, коммутатор, двухтактный регистр, причем первый информационный вход блока подключен к входам первого и второго регистров, выход первого регистра подключен к первому информационному входу коммутатора, второй информационный вход которого подключен к второму информационному входу блока, вход разрешения присинхронизации которого подключен к управляющему входу коммутатора, выход которого подключен к входу двухтактного регистра, выход которого подключен к информационному выходу блока, входы синхронизации и присинхронизации двухтактного регистра подключены к соответствующим входам блока, выход второго регистра подключен к выходу кода константы блока.

1644 119

Фиг. 2

1644119

00. 0 -0 (Соо б Я

00... 07-1

0 01О г 0%9 О

l01

-и le- 5

101

-Х @ - 2 б

N1 пщ

"0 ю Йю/щ ЯЩ QQQ y

СиНХРЯа- 161

ЦФЮ gg

6 )оея у 3 ЮЯЕ)

Rnt.е: дискретная sadepprw отпаецтельио лериодо Р иодаЬиенные импульсы, 5ызданные дей стВиен сиенцла блр, Фиа 4

1644119 (Фиа 7 ат 17 т т т ил

Оис

1ис

2мс

Лис

6ис

Е1 тюк,р

Фиа8

Составитель С. Курош

Редактор Е. Папп Техред Jl. Ñåðäþêoâà

Корректор Л. Бескид

Заказ 1241 Тираж 398 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101