Регистр

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения информации. Целью изобретения является повышение надежности регистра за счет уменьшения времени восстановления его работоспособного состояния при отказах. Для этого в регистр введены два элемента ИЛИ, в каждый разряд регистра - элемент И, причем в триггеры каждого разряда введены средства контроля его работы. Сигналами контроля производится автоматическая реконфигурация работоспособной структуры регистра: отказавший разряд замещается резервным . 1з.п.ф-лы, 3 ил.

союз советских социАлистических

РЕСПУБЛИК (я)5 G 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4617418/24 (22) 09.11.88 (46) 07,05.91, Бюл. М17 (72) А.Н.Пархоменко, В.В,Голубцов, В.А.Косяков и В,С,Харламов (53) 681.327.66 (088,8) (56) Применение интегральных микросхем в электронной вычислительной технике.

Справочник./ Под ред, Б.Н.Файзулаева, Б.В.Тарабрина.- M.: Радио и связь, 1987, с. 42, рис.3.35.

Авторское свидетельство СССР

Иг 1444894, кл. G 11 С 19/00. 1987..

Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения информации.

Целью изобретения является повышение надежности регистра за счет уменьшения времени восстановления его работоспособности при отказах путем ввода в состав каждого триггера регистра средств контроля и ввода в состав регистра средств автоматической реконфигурации работоспособной структуры регистра, На фиг.1 представлена функциональная схема регистра; на фиг.2 — функциональная схема триггера каждого разряда; на фиг.3— временная диаграмма работы дайного триггера.

Регистр (фиг.1) содержит основные разряды 1 — 4 и резервный разряд 5,триггеры 6, элементы И-ИЛИ вЂ” HE 7, элементы

И-ИЛИ 8, элементы НЕ 9, элементы И-HE

10, элементы ИЛИ/ИЛИ-НЕ 11, элементы И

12, первый 13 и второй 14 элементы ИЛИ.

ЯЦ 1647650 А1 (54} РЕГИСТР (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения информации. Целью изобретения является повышение надежности регистра за счет уменьшения времени восстановления его работоспособного состояния при отказах. Для этого в регистр введены два элемента ИЛИ, в каждый разряд регистра — элемент И, причем в триггеры каждого разряда введены средства контроля его работы. Сигналами контроля производится автоматическая реконфигурация работоспособной структуры регистра: отказавший разряд замещается резервным. 1з,п.ф-лы, 3 ил.

На фиг.1 показаны также информационные входы 15 и выходы 16 регистра, тактовый вход 17, вход 18 сброса контроля, выходы полного 19 и частичного 20 отказа регистра.

Триггер 6 каждого разряда (фиг,2) состоит из восьми элементов И-НЕ 21 — 28, первого 29 и второго 30 элементов задержки, элемента НЕ 31 и элемента И вЂ” ИЛИ 32, который предназначен для контроля и хранения, состояния отказа триггера, Вход RF является входом сброса контроля (сигнал сброса контроля — логический "0"), выход F является выходом контроля триггера. Контроль триггера основан на сравнении входных и выходных сигналов каждой ступени двухступенчатого триггера на элементах И-НЕ

21 — 28. Моменты контроля задаются с помощью элементов 29 и 30 задержки на время 3 t каждая (т — время переключения логического элемента).

1647650

20

30

45

55

Работа триггера 6 иллюстрируется временной диаграммой(фиг.3), на которой Ос, Оз, Оя — сигналы на С-, $- и Я-входах триггера соответственно, Ui — сигналы на выходах 1-х элементов. Длительность импульса на С-входе не менее 7 t, период не менее

14 s . Сигналом на входе RF триггер устанавливается в исходное (нулевое) состояние, которое сохраняется в случае отсутствия отказов триггера 6. При отказе триггера (или элемента НЕ 9) на выходе F устанавливается одиночный уровень, который сохраняется благодаря цепи обратной связи элемента И.-ИЛИ 32.

Регистр работает следующим образом.

Резервируемой частью регистра являются триггер 6 и элементы HE 9. Элементы

И-ИЛИ-HE 7и элементы И-НЕ 10(в первом основном и резервном разрядах) представляют собой входной коммутатор, а элементы И-ИЛИ 8 — выходной коммутатор.

Элементы ИЛИ/ИЛИ-НЕ 11 предназначены для управления работой входного и выходного коммутаторов. Элементы И 12., ИЛИ 13 и 14 предназначены для выработки выходных контрольных сигналов: сигнал на выходе 20 частичного отказа вырабатывается при получении сигнале не выходе F триггера хотя бы одною разряда, а сигнал на выходе 19 полного отказа — в случае выра ботки сигнала на выходах F триггеров двух и,более. разрядов.

При отсутствии отказов s регистре в каждом такте работы сигналы, поступающие на входы 15Л, запоминаются в триггере

6Л и поступают на выход 16Л, = 1,п, n— число основных разрядов регистра (в данном случае и = 4), 8 случае отказа eодн:ом из триггеров, например. в триггере второю разряда, вырабатывается сигнал на выходе F триггера

6.2, которым с помощью элементов

ИЛИ/ИЛИ-HE 11 производится реконфигурация регистра . сигналы с входов 15.2, 15.3 и 15.4 запоминаются в триггерах 6.3, 6.4 и

6;5 соответсвенно и поступают, как и ранее, на выходы 16.2, 16.3 и 16.4. Время, затрачиваемое на реконфигурацию, — один такт.

В случае отказа:в триггерах двух и более разрядов регистр неработоспособен, при этом вырабатывается сигнал на выходе 19 полного отказа.

Формула изобретения

1. Регистр, содержащий основные и резервные разряды, причем каждый основной разряд, кроме первого, состоит из триггера, элемента НЕ, элемента И-ИЛИ, элемента

И-ИЛИ-НЕ и элемента ИЛИ/ИЛИ-НЕ, первый основной разряд состоит из триггера, элемента НЕ, элемента И-ИЛИ, элемента

И-НЕ и элемента ИЛИ/ИЛИ-НЕ, а резервный разряд состоит из триггера, элемента

HE и элемента И-НЕ, причем С-входы триггерое каждого разряда являются тактовым входом регистра, а й- и S-входы соединены соответсвенно с входом и выходом элемента НЕ данного разряда, прямой выход триггера каждого основного разряда соединен с первым входом первой группы элемента ИИЛИ данного разряда. выход которого является соответствующим информационным выходом регистра, первый вход второй группы элемента И-ИЛИ каждого основного разряда, кроме последнего, соединен с прямым выходом триггера последующего разряда, а первый вход второй группы элемента И-ИЛИ последнего основного разряда соединен с пр.-мым выходом триггера резервного разряда, вторые входы первой и второй групп элемента И-ИЛИ каждого основного разряда соединены соответственно g инверсным и прямым выходами элемента ИЛИ/ИЛИ-НЕ данного разряда, первый вход элемента И-НЕ первого основного разряда является первым, информационным входом регистра, второй вход соединен с инверсным выходом элемента

ИЛИ/ИЛИ-НЕ, а выход-с входом элемента

HE данного разряда, первый вход первой группы элемента И вЂ” ИЛИ-НЕ каждого основного разряда. кроме первого, является соответствующим информационным входом регистра, второй вход соединен с инверсным выходом элемента ИЛИ/ИЛИ-НЕ, а выход — с входом элемента НЕ данного разряда, первый и второй входы второй группы элемента И вЂ” ИЛИ-НЕ каждого основного разряда, кроме первого и второго. соединены соответственно с первым входом первой группы элемента И-ИЛИ-НЕ и с прямым выходом элемента ИЛИ/ИЛИ-HE предыдущего основного разряда, первый и второй входы второй группы элемента ИИЛИ-НЕ второго основного разряда соединены соответственно с первым входом элемента И вЂ” НЕ и с прямым выходом элемента ИЛИ/ИЛИ-НЕ первого основного разряда, первый и второй входы элемента

И-HE резервного разряда соединены соответственно с первым входом первой группы элемента И вЂ” ИЛИ-НЕ и прямым выходом элемента ИЛИ/ИЛИ-НЕ последнего основного разряда, а выход — с входом элемента

НЕ данного разряда, прямой выход элемента ИЛИ/ИЛИ-НЕ каждого основного разряда, кроме последнего, соединен с первым входом элемента ИЛИ/ИЛИ-.НЕ последую1647650 щего основного разряда, о т л и ч а ю щ и йс я тем, что. с целью повышения надежности

° . регистра, в него введены первый и второй элементы ИЛИ, а в каждый разряд, кроме первого основного, — элемент И,причем 5 первый вход элемента И каждого основного разряда, кроме первого, соединен с прямым выходом элемента ИЛИ/ИЛИ-НЕ предыдущего основного разряда, а первый вход элемента И резервного разряда соединен с tO прямым выходом элемента ИЛИ/ИЛИ-НЕ последнего основного разряда, входы сброса контроля триггеров каждого разряда являются входом сброса контроля регистра, выходы контроля триггеров каждого ос- 35 новного разряда, кроме первого, соединены с вторыми входами элементов И и

ИЛИ/ИЛИ вЂ” НЕ данного разряда, выход контроля триггера первого основного разряда соединен с первым входом элемента 20

ИЛИ/ИЛИ-НЕ данного разряда, выход контроля триггера резервного разряда соединен с вторым входом элемента И данного разряда, входы первого элемента ИЛИ соединены с выходами элементов И, а выход 25 является выходом полного отказа регистра, входы второго элемента ИЛИ соединены с соответствующими входами элемента И резервного разряда, а выход является выходом частичного отказа регистра. 30

2. Регистр по п1, от лича ю щи и с я тем, что триггер каждого разряда содержит восемь элементов И-НЕ. два элемента задержки,элемент НЕ и элемент И-ИЛИ,причем выходы первого и второго элементов 35

И-НЕ соединены соответственно с первыми входами третьего и четвертого злементов И-НЕ, выходы. которых соединены соответственно с вторыми входами четвертого и третьего элементов И-НЕ и с первыми входами пятого и шестого элементов И-НЕ, выходы которых соединены соответственно с первыми входами седьмого и восьмого элементов И-НЕ, выходы которых соединены соответственно с вторыми входами восьмого и седьмого элементов И-НЕ,первые входы первого и второго элементов И-НЕ, вход первого элемента задержки и вход элемента HE являются С-входом триггера, а вторые входы первого и второго элементов

И-НŠ— S- и Я-входами триггера, выход элемента НЕ соединен с вторыми входами пятого и шестого элементов И-НЕ и с входом второго элемента задержки, выход седьмого элемента И вЂ” HE является прямым выходом триггера, первые входы первой и второй групп элемента И-ИЛИ соединены соответственно с вторыми входами первого и второго элементов И-НЕ, вторые входы— с выходами четвертого и третьего элементов

И-НЕ, а третьи — с выходом первого элемента задержки, первые входы третьей и четвертой групп элемента И-ИЛИ соединены соответственно с выходом четвертого и третьего элементов И-НЕ, вторые входы — с выходами седьмого и восьмого элементов

И-НЕ, третьи- с выходом второго элемента задержки, а четвертые — с выходом элемента НЕ, выход элемента И вЂ” HE соединен с первым входом пятой группы данного элемента и является выходом контроля триггера, второй вход пятой группы элемента

И-ИЛИ является входом сброса контроля триггера.

1647650

Составитель А.Дерюгин

Техред M.Moðãåíòàë Корректор М. Матьковская

Редактор А.Мотыль

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 1404 Тираж 355 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5