Буферное запоминающее устройство

 

Изобретение относится к технике обработки информации и может быть использовано в аппаратуре передачи данных. Целью изобретения является расширение области применения устройства за счет логической обработки слов поступающей информации. Поставленная цель достигается путем введения в устройство элементов И 3, 4, 9, 10, 20, ИЛИ 12, регистров 6, 7, триггера 5, дешифраторов 2, 19, блока 8 сравнения слов, блока 11 формирования комбинации идентичности слое. В устройстве достигается уменьшение физического объема накопителя информации за счет выявления подряд следующих одинаковых слов и замены комбинаций последующих одинаковых слов комбинацией идентичных слов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю G 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4648787/24 (22) 03.01.89 (46) 30.01,91. Бюл. М 4 (72) В.И. Ендалов и А.Я Лелис (53) 681.327,6(088.8) (56) Кайзмер Л.П. Устройства хранения дискретной информации. Л.: Энергия, 1969, с. 22.

Авторское свидетельство СССР

hk 864335, кл. 6 11 С 19/00, 1980. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к технике обработки информации и может быть испольэоИзобретение относится к запоминающим устройствам и может быть использовано в аппаратуре передачи данных.

Целью изобретения является расширение области применения устройства за счет логической обработки слов поступающей информации.

На чертеже представлена схема предлагаемого буферного запоминающего устройства представлена.

Устройство содержит блок 1 ввода информации, третий дешифратор 2, первый 3 и второй 4 элементы И, второй 1риггер 5, первый 6 и второй 7 регистры, блок 8 сравнения слов, третий 9 и четвертый 10 элементы И, блок 11 формирования комбинации идентичности слов, второй элемент ИЛИ 12, блок 13 управления, первый 14 и второй 15 дешифраторы, накопитель 16, первый элемент ИЛИ 17, первый триггер 18, четвертый дешифратор 19, пятый элемент И 20, третий регистр 21, блок 22 вывода информации.

БЫ„„1624533 А1 вано в аппаратуре передачи данных. Целью изобретения является расширение области применения устройства эа счет логической обработки слов поступающей информации.

Поставленная цель достигается путем введения в устройство элементов И 3, 4, 9. 10, 20, ИЛИ 12, регистров 6, 7, триггера 5, дешифраторов 2, 19, блока 8 сравнения слов, блока 11 формирования комбинации идентичности слов. В устройстве достигается уменьшение физического объема накопителя информации за счет выявления подряд следующих одинаковых слов и замены комбинаций последующих одинаковых слов комбинацией идентичных слов. 1 ил.

Устройство работает следующим образом.

В начальный момент времени триггер 5 находится в исходном состоянии и единичным выходом разрешает прохождение информации через первый элемент И 3 с блока

1 в первый регистр 6, а также прохождение информации с второго регистра 7 на накопитель 16 и на вход дешифраторов 14 и 15 через открытый четвертый элемент И 10, После фиксации первого поступившего слова в регистре 6 и обнаружения дешифратором 2 комбинации разделения слова ча его выходе появляется импульс, которы. ° врез счетный вход опрокидывает триггер = в противоположное состояние. Теперь триггер 5 разрешает запись последующего слова в регистр 7 через второй элемент И 4 и считывание предыдущего слова с регистра 6 в накопитель 16. При поступлении последующей комбинации разделения слов триггер 5 возвращается в исходное состояние управляющим импульсом с выхода дешифратора

1624533

2. Таким образом, дешифратор 2 с триггером 5 управляет записью и считыванием приходящих комбинаций слов в два регистра 6, 7: в один записывается, с другого считывается с сохранением до записи нового слова.

Если в регистрах 6 и 7 записаны на каком-то этапе накопления информации одинаковые слова, следующие подряд друг эа другом, то управляющий импульс с выхода блока 8 сравнения слов формирует на первом выходе блока 11 формирования комбинации идентичности слов сигнал запрета прохождения информации через третий 9 и четвертый 10 элементы И и на втором выходе комбинацию идентичности слова, которая через элемент ИЛИ 12 поступает на накопитель 16. Это состояние блока 11 хранится до тех пор, пока на вход регистров 6 и 7 будут поступать одинаковые слова и на вход накопителя 16, соответственно, будет поступать одна комбинация идентичности слов вместо повторяющихся комбинаций одного и того же слова (одинаковых слов).

При поступлении на один из регистров

6 и 7 нового слова (отличного от записанного в одном из них) на выходе блока 8 сравнения слов пропадает управляющий сигнал и блок 11 формирования комбинации идентичности слова возвращается в исходное состояние, разрешая прохождение в накопитель 16 информации с регистров 6 и 7, при этом на вторых выходах блока 11 пропадает комбинация идентичности слов.

При появлении вновь повторяющихся слов блок 11 формирует снова сигнал запрета на первых выходах, а на вторых выходах комбинацию идентичности слов и в накопитель поступает комбинация идентичности слов вместо повторяющихся комбинаций одинаковых слов.

Если поступающая комбинация символов с выхода элемента ИЛИ 12 не является комбинацией буквенного или цифрового регистров, то она записывается в накопитель

16, при этом на (п+1)-м вховде накопителя

16 (n > 1, целое, количество цепей параллельного кода), сохраняется состояние, соответствующее предыдущему ("ноль" или

"единица."). Если же поступившая комбинация символов соответствует символам буквенного или цифрового регистров, то она анализируется в дешифраторе 14 или 15, после чего сигналы от дешифратора 14 или

15 поступают в элемент ИЛИ 17 и в триггер

18. Если поступает комбинация символов буквенного регистра, то триггер 18 срабатывает и начинает выдавать на (и + 1)-й вход накопителя 16 и одновременно элемент

ИЛИ 17 выдает единичный сигнал запрета

Ф

55 на блок 13 управления, который по этому сигналу запрещает запись регистровой комбинации символов в накопитель 16. В случае, когда поступает комбинация символов цифрового регистра, то по сигналу от дешифратора 15 триггер 18 опрокидывается и прекращает выдачу единиц, а в элемент

ИЛИ 17 вновь выдает сигнал запрета на блок 13 управления. Таким образом, в накопитель комбинации символов не записываются. Каждая комбинация информационного символа в параллельном коде сопровождается "единицей" или "нулем", соответствующими символам буквенного или цифрового регистров.

При чтении информации из накопителя

16 в блоке 13 управления производится преобразование параллельного кода в последовательный и замена знакоперемен "0-1" и

"1-0", соответствующих переходу на символы буквенного и цифрового регистров, комбинацией символов буквенного и цифрового регистров. Кроме того, при обнаружении дешифратором 19 комбинации идентичности слое в информации, поступающей из накопителя 16 комбинаций идентичности слов дешифратор 19 запрещает их прохождение в регистр 21, а вместо комбинации иден;ичности слов в блок 22 вывода информации повторно считывается комбинация из регистра 21, Применение изобретения позволяет уменьшить физический обьем накопителя (до 30 ) по сравнению с известным устройством за счет хранения в накопителе короткой комбинации идентичности слов вместо повторяющихся комбинаций одинаковых слов, следующих друг за другом.

Формула изобретения

Буферное запоминающее устройство, содержащее блок ввода информации, накопитель, блок вывода информации, блок управления, два дешифратора, первый элемент ИЛИ и первый триггер, выход которого соединен с первым входом задания режима накопителя, выход которого соединен с входом разрешения чтения блока управления, вход запрета записи которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с первым выходом первого дешифратора и с первым входом первого триггера, второй вход которого подключен к первому выходу второго дешифратора и второму входу первого элемента ИЛИ, вторые выходы первого и второго дешифраторов подключены соответственно к первому и второму входам блока вывода информации, первые входы первого и второго дешифраторов соединены с первым и вторым выходами блока управле1624533

Составитель В.Фокина

Редактор Л.Веселовская Техред M.Moðãåíòàë Корректор И.Муска

Заказ 195 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4I5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ния соответственно, третий выход которого соединен с входом блока ввода информации, четвертый выход блока управления соединен с вторым входом задания режима накопителя, отл ичаю щеес я тем,что, с целью расширения области применения устройства за счет логической обработки слов поступающей информации, в него seeдены с первого по пятый элементы И, третий и четвертый дешифраторы, второй триггер, с первого по третий регистры, блок сравнения слов, блок формирования комбинации идентичности слов и второй элемент ИЛИ, выходы которого соединены с инфорь.ационными входами накопителя и подключены к первым и вторым входам первого и второго дешифраторов соответственно, первые входы первого и второго элементов И и входы третьего дешифратора соединены с соответствующими выходами блока ввода информации, счетный вход второго триггера соединен с выходом третьего дешифратора, вторые входы первого и четвертого элементов И соединены с единичным выходом второго триггера, нулевой выход которого подключен к вторым входам второго и третьего элементов И, выходы первого и второго элементов И соединены соответст5 венно с входами первого и второго регистров, выходы которых соединены соответственно с первыми входами третьего и четвертого элементов И и входами блока сравнения, выход которого подключен к

10 входу блока формирования комбинации идснтичности слов, первый выход которого соединен с третьими входами третьего и четвертого элементов И, выходы которых и второй выход блока формирования комби15 нации идентичности слов подключены к соответствующим входам второго элемента

ИЛИ, выходы группы накопителя соединены с первыми входами пятого элемента И и входами четвертого дешифратора, выход

20 которого подключен к второму входу пятого элемента И. выход которого соединен с входами третьего регистра, выход которого подключен к третьему входу блока вывода информации.

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Д-триггер // 1624532
Изобретение относится к вычислительной технике и может быть использовано для построения контролепригодных последовательностных устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах последовательного приема и передачи информации

Изобретение относится к вычислительной технике и может быть использовано при построении асинхронных цифровых вычислительных машин

Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения и обработки информации

Изобретение относится к вычислительной технике и может быть использовано в качестве асинхронного буферного запоминающего устройства

Изобретение относится к вычилительной технике и может быть использовано в асинхронных устройствах хранения информации

Изобретение относится к вычнс - лительной технике и может быть использовано в устройствах для сдвига и хранения информации; Целью 1 изобретения является у 7роще1ше ячей- ;Ки памяти эа счет сокращения числа Общих шин с трех до двух

Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия для преобразования последовательного кода в параллельный с основанием √2, и наоборот, при разработке распределителей импульсов, а также при создании АЦП поразрядного кодирования и интерполяторов

Изобретение относится к вычислительной технике, может быть применено в счетно-решающих приборах управления и контроля, в устройствах считывания асинхронной информации и является усовершенствованием устройства по авт.св

Изобретение относится к вычислительной технике и может быть использовано при построении асинхронных устройств приема и хранения информации

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх