Делитель частоты с переменным коэффициентом деления

 

Изобретение относится к импульсной технике и может быть использовано в измерительной аппаратуре, в цифровых системах автоподстройки частоты, в синтезаторах частоты,, Цель изобретения - повышение надежности при одновременном расширении диапазона значений коэффициентов деления k N + 4 - ш и сохранении высокого быстродействия устройства - достигается путем введения в устройство элементов 8 и 9 совпадения, счетчика 10 импульсов, выполненного в виде счетчика младщих разрядов, и образования новых функциональных связей. Кроме того, устройство содержит элемент 4 совпадения , счетчик 3 импульсов, выполненный в виде счетчика старших разрядов, триггеры 6 и 7, шины 2 и 5 кодовую и входную соответственно. 2 ил.

COOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕаЪБЛИН щ) Н 03 К 23/00, 23/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНР61ТИЯМ

ПРИ ГКНТ СССР (21) 4470766/21 (22) 02.08.88 (46) 30.05.91. Бюл. 1 20 (7?) С.И.Шетников (53) 621.374.4 (088.8) (56) Авторское свидетельство СССР

1I 1218461; кл. Н 05 К 23/40, 1989.

Авторское свидетельство СССР

N - 1529443, кл. Н 03 К 23/40, 18.04.88. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С IIEPEMEHHblM

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение относится к импульсной технике и может быть использовано

; в измерительной аппаратуре, в цифровых системах автоподстройки частоты, „„SU„„. 1653153 А 1 в синтезаторах частоты. Цель изобре тения — повышение надежности при одновременном расширении диапазона значений коэффициентов деления Е =

= N + 4 - m и сохранении высокого быстродействия устройства — достигается путем введения в устройство элементов 8 и

9 совпадения, счетчика 10 импульсов, выполненного в виде счетчика младщих разрядов, и образования новых функциональных связей. Кроме того, устройство содержит элемент 4 совпадения, счетчик 3 импульсов, выполненный в виде счетчика старших разрядов, триггеры 6 и 7, шины 2 и 5 кодовую и входную соответственно. 2 ил.

1653153

Изобретение oTHQcHTcH к импульсной технике и может быть использовано в измерительной аппаратуре, в цифровых системах автоподстройки частоты, в синтезаторах частоты.

Цель изобретения - повышение надежности при одновременном расширении диапазона значений коэффициентов деления и сохранении высокого быстро- 10 действия устройства.

На фиг. 1 привепена"структурная электрическая схема устройства; на фиг,2 — временные диаграммы, поясняющие его работу. 15

Делитель частоты с переменным коэффициентом деления соцержит N-разрядный пересчетный блок 1, гце Nчисло разрядов шины 2 управления, состоящий из первого счетчика 3 им- 20 пульсов, инверсные выходы N +, — N> разрядов которого соединены с соот." ветствующими входами первого элемента 4 совпадения, входящего в пересчетньп блок 1, где и — номер 25 старшего разряда, счетный вход пересчетного блока 1 соединен с входной пиной 5 и с С-входаьп первого и второго IK-триггеров 6 и 7, > Njyq — N< разрядов шины Я управления соединены 30 с соответствующими информационными входами пересчетного блока 1, выход переноса которого соединен с R-входом первого IK-триггера 6, инверсный вы- ход которого соединен с первым входом . разрешения переноса пересчетного блока 1., а прямой — с первым входом разрешения записи пересчетного блока 1, причем пересчетный блок 1 снабжен вторым входом разрешения записи и вто-<0 рым входом разрешения переноса и в него введены второй элемент совпадения (дешифратор) 2И"НЕ 8 и третий . элемент совпадения 9 (дешифратор),, причем выход перенос.а пересчетного блока 1 соединен с !."-входом второго

1К-триггера 7, прямой выход которого соединен с его же 1:"-входом и I-входом первого К-триггера 6, К-вход

BTopoI о ХК-триггера 7 соединен с пря- 0 мым выходом первого ХК-триггера 7, К-вход которого соедине с инверсным выходом второго ХК-триггера 7 и вторыми входами разрешения записи и разрешения переноса пересчетного блока

1, причем в пересчетный блок 1 введен второй счетчик 10 импульсов, выполненный в виде счетчика младших разрндов, счетный вход которого соединен со счетным входом пересчетного блока 1, N< — N информационньгх входов — с соответствующими разрядами шины 2 управления, а инверсный выход

1-го разряда — со счетным входом первого счетчика 3 импульсов, вход разрешения записи — с вторым входом разрешения записи пересчетного блока 1, инверсный выход первого элемента 4 совпадения соединен с первым входом второго элемента 8 совпадения, второй вход которого соединен с вторым вхо I дом разрешения переноса пересчетного блока 1, а инверсный выход — с первым входом. третьего элемента 9 совпадения второй вход которого соеди(М нен с первым входом разрешения переноса пер есчетного блока 1, третий « с прямым выходом k-ro разряда второго счетчика 10 импульсов, инверсные выходы остальных i-1 разрядов которого соединены с соответствующими с четвертого по(+2 -й входами третьего элемента 9 совпадения, инверсный выход которого является выходом переноса пересчетного блока 1.

Синхронный счетчик 10 выполнен по схеме с параллельным переносом и асинхронной загрузкой информации, что обеспечивает минимальные задерж ки распространения сигналов: от тактового входа счетчика до выходов разрядов в цепях организации переноI сов: от входа асинхронной установки до установочных входов триггеров.

Подобная реализация счетчика 10 позволяет работать на максимальной входной частоте и при этом использовать прямые и инверсные выходы любых разрядов счетчика как равноценные.

Установка ДПКД в исходное состояние происходит за четыре периода входных тактовых импульсов, при этом удается распределить операции по тактам таким образом, что задержка распространения сигнала при выполнении операций одного такта, определяющая минимальный период входных тактовых импульсов ТА ип, не превьппает суммы задержек переключения триггера и простого логического элемента, т.е. мин "с,т +

5 165315

Таким образом, максимальная входная частота предложенного делителя .Евк макс примерно равна максимальа. ной частоте для делителей с фиксированным коэффициентом деления

F

V F

l вх. макс 2 ст т макс как для делителей с фиксированным коэффициентом деления °

Максимальная входная частота

Е@> ма с определяется быстродействием счетчика, которое, в свою очередь, определяется быстродействием счетного триггера первого разряда счетчика, т.е.

F в . макс + ь ст где t — задержка переключения тригст гера счетчика; 20

9 — длительность сигнала записи и информации в триггер, F — предельная рабочая частота

Р переключения триггера, Учитывая, что t ., получим, 25 что Евх макс дл" делителей фи рованным коэффициентом деления определяется выражением

8к. макс 2t ст 30

Для получения коэффициента деления, равного заданному с шины управления, установку ДП1@ необходимо начинать за четыре периода тактовых импульсов .pо окончания цикла деления, поэтому с входами третьего элемента 9 совпадения соединены прямой выход третьего разряда и инверсные выходы остальных разрядов счетчика 10.

В предложенном устройстве диапазон 40 коэффициентов деления определяется выражением 4 4 К а 2 + 4 где миниэ мальный коэффициент деления определяется управляющей схемой (триггеры

6, 7, а аддитивная составляющая коэф- 45 фициента деления может быть изменена выбором соответствующей комбинации подключения прямых и инверсных выходов синхронного счетчика 10 к дешифратору 9). В частном случае, эта составляющая может быть сделана равной нулю, т.е. заданный с шины 2 управления и реальный коэффициенты деления будут равны. Коэффициент деления предпоженяого устройства определяет- . ся выражением:

K = N + 4 - m, где m - величина, значение которой определяется комбинацией подключения3 6 прямых и инверсных выходов разрядов синхронного счетчика 10 к элементу 9 совпадения дешифратора и выбирается пользователем для получения требуемого соотношения между Ка и N.

Значение m определяется выражением

k-I т=. а 2

К1 где i — количество разрядов синхронного счетчика 10;

1, если прямой выход К-го а = разряда счетчика 10 подключен к элементу 9 совпадения денифратора;

О, если подключен инверсный выход.

Для обеспечения работоспособности устройства на максимальной входной частоте величина m должна удовлетворять неравенству

mc2 1, где i — количество разрядов синхронного счетчика 10.

Например соотношение К = N получается при m = 4. Для получения тре= буемого m коэффициенты а должны быть равны: если К = 3

О, если К Ф 3, Тогда m = а 2 = 1 2 = 4 у„-, М

Физическй это реализуется подключением к элементу 9 совпадения прямого выхода третьего разряда счетчика 1 и инверсных выходов всех остальных разрядов.

Устройство работает следующим образом.

В исходном состоянии в счетчиках

3 и 10 записан код коэффициента деления N соответств ющии состоянию шины 2 управления, IK-триггеры 6 и 7 обнулены, на выходе элемента 9 совпадения уровень "1".

С нины 5 поступают тактовые импульсы и уменьшают содержимое счетчиков. Когда содержимое счетчика 3 санет равно нулю, на всех его инверсных выходах появится уровень "1".

Сигналы инверсных выходов объединяются в элементе 4 совпадения, на выхо« де которого появляется уровень "0".

Сигнал с выхода элемента 4 инверти.руется элементом 2И-НЕ 8 и поступает на один из входов элемента 9 совпа.дения и подготавливает его к срабатыванию. После этого изменяется толь-, ко состояние синхронного счетчика 10.

1653153

После прихода (N — 4)-го импульса, где N - требуемый коэффициент деления, на всех выходах счетчика 10, подключенных к входам элемента 9 установятся уровни "1". На инверсном выходе элемента 9 появится уровень "0".

После прихода (N — 3)-ro импульса состояние счетчика изменяется и на выходе элемента 9 снова устанавливается уровень "1". Таким образом, »а выходе элемента 9 фррмируется отрицательный импульс с длительностью, равной периоду тактовых импульсов. Этот импульс устанавливает в триггер 7 и удерживает сброшенным триггер 6. 3адержка фронтов этого импульса относительно тактовых перепадов входных импульсов меньше T „<

Уровень "0" с инверсного выхода триггера 7 поступает на инверсный вход асинхронной установки счетчика

3„ производя его установку, и на вход элемента 2И-НЕ 8, поддерживая на его выходе уровень "1" независи- 25

Уо от состояния на выходе элемента

4, что предотвращает укорочение импульса на выходе элемента 9 при низкой частоте тактовых импульсов на шине 5. (N - 2)-й импульс устанавли- 30 пает триггер б и не изменяет состояния триггера 7„

Уровень "0" с инверсного выхода триггера 6 запрещает работу элемента 9 совпадения до окончания процесса установки ДПКД в исходное состояние, что предотвращает образование паразитных импульсов на выходе элемента

9 при работе на максимальной частоте и определенных коэффициентах деления. 40

А уровень "1" с прямого входа триггера 6 поступает на вход асинхронной установки счетчика 10, производя его установку, и на К-ехор, триггера 7, разрешая его сброс (N — 1)-м тактовым импульсом„(Ы вЂ” 1)-й импульс сбрасывает триггер 7 и не изменяет состояния триггера б N-й импульс сбрасывает триггер б, установка ДПКД закопчена. ДПКД готов к новому циклу деления, Заметим, что выполнение дегшгфратора многоступенчатым не ухудшает быстродействия устройства.

При рассмотрении влияния элементов первои ступени дешифратора (элемент совпадения 4 и элемент 2И-НЕ 8) на быстродействие устройства анализируют процесс .становки и BILLLеляют моменты, определяющие быстродействие устройства.

Все операции по установке ДПКД можно разделить на три этапа: переход от деления к установке; установка счетчиков; переход от установки к делению.

Для примера рассмотрим вариант, когда к .элементу 9 совпадения дешифратора подключены инверсные выходы всех разрядов счетчика 10.

Анализ перехода устройства от про-цесса деления к установке в исходное состояние.

Счетчики 10 и 3 включены последовательно и работают в режиме вычитания. Содержимое синхронного счетчика

10 уменьшается на единицу после каждого отрицательного перепада на тактовом входе 5 устройства, а содержимое счетчика 3 уменьшается на единицу после отрицательного перепада напряжения на инверсном выходе триггера последнего разряда счетчика 10. Этот перепад формируется при переходе синхронного счетчика 10 из нулевого состяния в состояние 2" — 1, где i разрядность счетчика t0. Приходит отрицательный тактовый перепад на вход

5 устройства, счетчик 10 устанавливается в состояние 2 1 - 1, а счетчик 3 обнуляется. Когда начинает работать первая ступень дешифратора, но до начала установки ДПКД в исходное состояние (когда счетчик 10 обнулится) еще 2 — 1 периодов тактовой частоты, задержка дешифрации. t состояния

1 счетчика 3 относительно тактового перепада определяется выражением

t,г (1) + tс,т(2) + t>(3) +

+ t>(4), где t (1 ) — задержка пер ек; юч ения последнего триггера счетчика 10; (2) — задержка переключения триггера счетчика 3;

t (3) и t (4) — задержки распространения элемента 4 совпадения и элемента

2И-НЕ 8 соответственно.

t cv)

Таким образом, tg а 2Т „и при разрядности синхронного счетчика

10i 1 сигнал от первой ступени дешифратора к моменту, когда счетчик 10 обнулится, будет уже на входе элемента 9 совпадения и никаким образом не ограничит быстродействие

1653153

Таким образом, установка счетчи» ка 3 начинается раньше, чем счетчика 10. Определим задержку t установки счетчика 3 в исходное состояние относительно начала цикла установки

t 1, = t, (1) + tt(9) + t „(7) +

+ гк, ЗУ+к„ (з) - з(... ° ., ), где t. е (1) - задеРжка перекпючедик триггера счетчика 1ф

5С

55 при переходе ДПКД от режима деления к режиму установки; Далее счетчик

10 обнуляется и начинается собственно цикл установки ДПКД. Элемент 9 совпадения регистрирует наличие на всех своих входах уровней "1" и на его выходе устанавливается уровень

"0" (активный). Этот сигнал поступает на S-вход триггера 7 и устанавли- !О вает его и íà R-вход триггера 6, удерживая его сброшенным.

Сигнал низкого уровня с инверсного выхода триггера 7 поступает на вход асинхронной установки счетчика 15

3 и на элемент 2И-НЕ 8. Начинается процесс установки счетчика 3. Первый тактовый перепад цикла установки

ДПКД переключает счетчик 10 из нуле

На выходе элемента совпадения устанавливается уровень "1" т.е. сигнал на S-входе триггера 7 и R-входе триггера 6 становится пассивным и эти 25 триггеры теперь могут переключаться тактовыми импульсами, приходящими на их С-входы.

Быстродействие ДПКД на этапе перехода от деления к установке определя- 30 ется задержками переключения триггера счетчика 10 и Рэлемента 9 совпадеHHà. Так как t (1) + t (Тех= 2tñò то сигнал на выходе элемента 9 совпадения станет пассивным до прихода второго тактового перепада цикла установки, что и обеспечивает нормальную работу ДПКД на максимальной тактовой частоте. Второй тактовый перепад цикла установки не изменяет сос- 40 тояния триггера 7 и устанавливает триггер 6. Сигнал с выхода триггера

6 поступает на вход асинхронной установки счетчика 10, а сигнал "0" с инверсного выхода. блокирует элемент

8 совпадения. Начинается установка счетчика 10. Переход от деления к установке закончен. (9) — задержка пер еключения элемента 9 совпадения, t (7) — задержка переключения ст триггера 7, 2t (3) — задержка распространения сигнала установки в счетчике 3 (от входа асинхронной установки до установочных 8- и R-входов триггеров счетчика; если разрядность счетчика 3 невелика,то эта задержка может быть уменьшена в 2 раза;, (3) — задержка переключения триггера счетчика 3, т.е. Т ч (ЗТ () и к моменту прихода. ьл третьего тактового перепада цикла установки ДПКД на входах элемента 7 совпадения уже находится исходная комбинация сигналов высокого и низкого,уровней с выходов счетчика 3, т.е. установка счетчика 3 закончена.

Определим задержку установки счетчика 10 t относительно начала цикла установки

t )(= 2Т вк+ ст(6) + t )(1) +

+t„(1) =ЗТ„+t, где t (6) — задержка переключения триггера 6; (1) — задержка распространения сигнала установки в счетчике 10; к -(1) задержка переключения триггеров счетчика 10;

2Т вЂ” задержка начала уста5Х новки счетчика 10 относительно начала цикла установки, Т.е. на входах элемента 9 совпадения исходная информация от счетчика

10 установится после прихода третьего тактового перепада цикла установки.

Приходит третий тактовый перепад.

Он не изменяет состояние триггера 6 и обнуляет триггер 7. Пока переключается триггер 7, срабатывает элемент 4 совпадения. Поэтому на входах элемента 2И-НЕ появляется уровень

"1" с выхода элемента 4 совпадения, а затем - уровень "1" с инверсного выхода триггера 7. Через: (8) на выходе элемента 2И-НЕ 8 появляется

1 сигнал несовпадения первой ступени дешнфратора. низкого уровня ° Таким образом, до прихода четвертого последнего тактового перепада цикла установки все процессы, связанные с! 653153 . установкой счетчика 3 и работой первой ступени дешифратора, закончены.

Следовательно, влияние первой ступени дешифратора на быстродействие

ДПКД при переходе от установки к делению также отсутствует.

Приходит четцертьй тактовый пере» пад, обнуляет триггер б и оставляет обнуленпым.триггер 7, т.е. ДПКД уста- !0 новлен в исходное состояние. Следующий тактовьй перепад является первым тактс>вым перепадом нового цикла деления.

f5

Таким образом, выполнение дешифратора многоступенчатым (на основе элементов 4, 8 и 9 совпадения) не ухудшает быстродействия предложенного уст. ройства и позволяет устройству работать с входной частотой

«l

Р, ч»!ыс

CT

Формула изобретения — 25

Делитель частоты с переменным коэффициентом деления, содержащий N разрядный пересчетный блок, И вЂ” число разрядов управления, соединенных с соответствующими информационными входами пересчетного блока, который состоит из первого счетчика импульсов, инверсные выходы И, — N раз35 рядов которОго сОединены с сООтветствующими входами первого элемента совпадения входящего в пересчетньй блок1 где и — номер старшего разряда, входящего в пересчетный блок, 40 счетный вход пересчетного блока соединен с входной шиной и с С-входами первого и второго IK-триггеров, а

N,; — N»1 разрядов пересчетного блока соединены с соответствующими 45 информационными входам»» первого счетика импульсов, выход переноса которого соединен с R-входом первого

IK-триггера, инверсньй выход которого соединен с первым входом разреше50 . ния переноса пересчетного блока, а прямой - с первым входом разрсшения

=-аписи пересчетного блока, о т л и— а ю шийся тем„что, с целью г.онышения надежности при Одновременном расширении диапазсна значений

55 коэффициентов деления и сохранении высокого быстродеиствия, пересчетньй блок снабжен вторым входом разрешения записи и вторым входом разрешения переноса и в него введены второй и третий элементы совпадения, причем .выход перепоса пересчетного блока соединен с S- -входом второго

IK-триггера, прямой выход которого соединен с его же I-входом и I-входом первого ХХ-триггера, К-вход второго IK-триггера соединен с прямым выходом первого П(-триггера, К-вход которого соединен с инверсным выходом второго IK-триггера и вторыми входами разрешения записи и разрешения переноса пересчетного блока, причем в пересчетный блок введен второй счетчик импульсов, выполненный в виде синхронного счетчика

t младших разрядов с параллельным пе-. реносом и с числом разрядов i счетньй вход которого соединен со счетным входом пересчетного блока, Np — N информационнь»х входов - с соответствующими разрядами пересчетного блока, а инверсный выход i-ro разряда — со счетным входом первого счетчика импульсов, вход разрешения записи — с вторым входом разрешения записи пересчетного блока, инверсный выход первого элемента совпадения соединен с первым входом второго элемента совпадения, второй вход которого соединен с вторым входом разрешения переноса пересчетного блока, а инверсный выход — с первым входом третьего элемента совпадения, второй вход которого соединен с пер-. вым входом разрешения переноса пересчетного блока, третий — с прямым выходом k-го разряда второго счетчика импульсов, инверсные выходы остальных i — 1 разрядов которого соединены с соответствующими с четвертого по (i + 2)-й входами третьего элемента совпадения, инверсный выход которого является выходом переЕ»оса пересчетного блока, причем коэф1 фициент деления делителя с переменным коэффициентом деления равен К =

= + 4 — ш, r ne ш = Е-ак 2 — количество разрядов второго счетчика импульсов, причем a = 1, если прямой выход k-го разряда второго счетчика импульсов подключен к третьему входу третьего элемента совпадения, или О, если подкпючен инверс-. ный выход.

1653 t 53 и о с

3%

СМ

Я Q ФюЯ ЯЯ 4О ф

Составитель Л.Клевцова

Редактор И.Келемеш Техред М.Моргеитал

Корректор С.Шекмар

Заказ 1781 Тираж 474 Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

t13О35, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10t