Устройство для исправления ошибок
Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи данных. Цель изобретения - повышение быстродействия устройства. Устройство содержит группу 4 S-разрядных регистров , на которые записывается информационное слово, разбитое на п групп по S разрядов. Контрольные разряды контролируемого слова записываются на 4регистры группы 5, причем в первый ре гистр группы записывается контрольный 1код всего слова по модулю К 2 ь, а в остальные регистры - контрольные коды групп по модулю К К. Код, содержащийся в регистрах группы 4, сворачивается группой 8 блоков свертки по модулю и результат сравнивается на блоках сравнения группы 12. Узел 7 свертки по модулю формирует разность между принятым и вновь образованным обобщенным контрольным разрядом информационного слова. Выходы блоков сравнения группы 12 определяют номер регистра группы 4, где произошло искажение информации. С помощью коммутаторов группы 9 выбирается код с этого регистра и исправляется на сумматоре 10 путем сложения с результатом на выходе узла 7. Затем выход результата сумматора Ю с помощью коммутатора группы 11 записывается на регистр с S (Л 1 группы 4, где была искаженная информа- „ ция. 1 ил.
СООЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
Р1) С 06 F 11/08
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И (ЛНРМТИЯМ
ПРИ ГКНТ СССР
И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4703797/24 (22) 09.06.89 (46) 07.06.91. Бюл. У 21 (72) В.С. Василенко и В.В. Василенко (53) 681.3(088 ° 8) (56) Авторское свидетельство СССР
11 369567, кл. G 06 F 11/08, 1970, Авторское свидетельство СССР
Р 842820, кл. С 06 F 11/08, 1979. (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи данных. Цель изобретения — повышение быстродействия устройства. Устройство содержит группу 4 S-разрядных регистров, на которые записывается информационное слово, разбитое на и групп по S разрядов. Контрольные разряды контролируемого слова записываются на регистры группы 5, причем в первый регистр группы записывается контрольный
„„Я0„„1654825 А 1
2 код всего слова .по модулю К = 2 б, а в остальные регистры — контрольные коды групп по модулю К с К. Код, содержащийся в регистрах группы 4, сво-. рачивается группой 8 блоков свертки по модулю и результат сравнивается на блоках сравнения группы 12. Узел
7 свертки по модулю формирует разность между принятым и вновь образованным обобщенным контрольным разрядом информационного слова. Выходы блоков сравнения группы 12 определяют номер регистра группы 4, где произошло искажение информации. С помощью коммутаторов группы 9 выбирается код с этого регистра и исправляется на сум- с маторе 10 путем сложения с результатомна выходе узла 7. Затем выход результата сумматора 10 с помощью коммутатора группы 11 записывается иа регистр группы 4, где была искаженная информац . г.
1654825
Информационное слово разбивается на п групп по S разрядов в каждой (S определяет максимальную кратность обнаруживаемых ошибок) и записывается 30 на группу 4 информационных регистров.
Контроль всего информационного слова осуществляется по модулю К = 2 . Обоб5 ценный контрольный разряд определяется по формуле 35 и
r(A) k С;)К, 1=! где С(— код i-й S-разрядной группы, рассматриваемый как не- 40 которое число;
С 1 — весовой коэффициент i-й
1 группы (принимается равным единице);
К вЂ” модуль контроля; 45 с Х вЂ” остаток от деления числа Х на модуль К.
При вознйкновении ошибки в одной из групп 0(число А превращается в А и между остатками r(A) и r(A) раз- 50 ница составляет dk1
Если место ошибки известно, то ее исправление легко осуществиъь, так как
<, - (g + КЫ) ) К отснда g = См - A K1) к
) 1
Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи данных.
Цель изобретения — повышение быстродействия устройства.
На чертеже дана функциональная схема устройства, Устройство имеет группу 1 информа- ))0 ционных входов устройства, вход 2 обобщенного контрольного разряда уст ройства, группу 3 входов частных контрольных разрядов устройства, группу
4 информационных регистров, группу 5 регистров контрольных разрядов. устройства, первый блок б памяти, узел 7 свертки по модулю, группу 8 блоков свертки по модулю, первую группу 9 коммутаторов, сумматор 10, вторую группу 11 коммутаторов, группу 12 блоков сравнения, элемент ИЛИ 13, второй блок 14 памяти, группу 15 информационных выходов и выход 16 признака контроля. 25 для определения места возникновения ошибки используются частные контрольные разряды Й(р() для каждой группы разрядов, представляющие собой свертку этой группы разрядов по модулю
К, С, К.
Первый блок 6 памяти осуществляет формирование величины В=К-r(A) Группа
8 блоков по модулю формирует остатки по модулю К 1 от содержимого регистров группы 4.
Второй блок 14 памяти формирует признак контроля, означающий возможность правильного декодирования. Нулевое значение сигнала на выходе блока
14 формируется при нулевых значениях сигналов на выходах блоков сравнения группы 12 и элемента ИЛИ 13, а также при наличии единичного сигнала на выходе элемента ИЛИ 13 и одного из
:блоков сравнения группы 12. Это означает правильную коррекцию ошибки, Устройство работает следующим об )азом.
На входы регистров групп 4 и 5 поступает подлежащее исправлению число. Его информационная часть наступа- ет на входы блоков б свертки по модулю группы, где формируются частные контрольные признаки для каждой..из фиксированных групп. Эта информация сравнивается с помощью блоков сравнения группы 12 с частными контрольными признаками, хранящимися в регистрах группы 5, в результате чего на выходах этих bJIGKOH формируются сигналы, соответствующие:. единичному уровню для тех блоков сравнения группы 12, где ошибка обнаружена, и нулевому уровню для блоков группы 12, где ошибка не обнаружена. Кроме того, информация числа с регистров группы 4 поступает на входы узла 7 свертки по модулю, туда же поступает и инверсное значение (К-r(А)) контрольного признака с первого блока 6 -памяти. В результате на выходе узла 7 свертки формируется разность контрольных признаков, равная величине искажения в той группе, номер j которой определен с помощью групп 12 блоков сравнения
AO = Са1А)-к(А)) ° К.
Этот код поступает на элемент
ИЛИ 13, в котором формируется единичный сигнал, если обнаружено искажение, или нулевой сигнал, если искажение не обнаружено. Кроме того, этот код поступает на второй вход сумматора 10, в
165482
Составитель В. Гречнев
Техред Л,Олийнык Корректор Н. Ревская
Редактор О. Головач
Заказ 1952 Тираж 4 1.7 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 котором осуществляется коррекция кода группы, выбираемой из информационной части числа соответствующим коммутатором группы 9 по сигналу, сформированному блоком сравнения группы 12.
По этому сигналу производится запись в соответствующий регистр группы 4 исправленного кода,с выхода сумматора
10 через соответствующий коммутатор группы 11. Сигналы с выхода элемента
ИЛИ 13 и с выходов блоков групп 12 используются в блоке 14 памяти для
:- тения признака возможности или невозможности правильного декодирования устройством подлежащего контролю числа а
В результате работы устройства на регистре группы 4 формируется скорректированное,число, передаваемое на группу 15 информационных выходов устройст-а, и .признак правильного или неправильного декодирования, формируемый va выходе 16 устройства. Зто дает возможность потребителю принять 25 решение о возможности или невозможности использования информации по группе 15 выходов устройства. Причем сигнал неправильного декодирования на выходе 16 устройства Формируется ,только тогда, когда характер искажения исходного числа превышает возможности кода.
Ф о р м у л а и з о б р е т е н и я
Устройство для исправления ошибок, содержащее группу информационных регистров, группу регистров контрольных разрядов, узел свертки по модулю, сумматор, две группы коммутаторов и группу блоков свертки по модулю, причем информационные входы информационных регистров группы образуют группу информационных входов устройства, информационный вход первого регистра контрольных разрядов группы подключен к входу обобщенного контрольного разряда устройства, информационные входы регистров контрольных разрядов груп5 6 пы обраэуют группу входов частных—
I контрольных разрядов устройства, выхсды информационных регистров группы со-. единены с информационными входами соответствующих блоков свертки по модулю группы и информационными входами соответствующих коммутаторов первой группы, выходы коммутатор в первой группы соединены с первой информационной группой входов сумматора, информационные входы коммутаторов второй группы подключены к выходу результата сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены два блока памяти, элемент ИЛИ и группа блоков сравнения, причем выходы блоков свертки по модулю группы соединены с первыми информационными входами блоков сравнения группы, выход первого регистра контрольных разрядов группы соединен с адре" íûì вхо,цом первого блока памяти, выходы регистров контрольных разрядов. группы, начиная с второго, соединены с вторьва.. информационными входами соответствующих блоков сравнения группы, выходы несравнения которых соединены с управляющими входами соответствующих коммутаторов первой и второй групп, выходы информационных регистров группы и выход первого блока памяти соединены с соответствующими разрядами информа-ционного входа узла свертки по модулю,. группа выходов которого соединена с второй группой информационных входов сумматора и группой входов элемента
ИИ, выходы несравнення блоков сраBнения группы и выход элемента ИЛИ соединены с соответствующими разрядами адресного входа второго блока памяти, выход которого является выходом признака контроля устройства, выходы информационных регистров группы образуют группу информгпионных выходов устройства, выходы коммутаторов второй группы соединены с информационными входами соответствующих информационных регистров группы.
