Многофункциональный логический элемент

 

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для реализации логических функций Исключающее ИЛИ с возможностью подтверждения исправности в процессе функционирования по назначению. Цель изобретения - повышение контролепригодности. Многофункциональный логический элемент содержит шесть элементов И 6, 7, 8, 17, 18, 21, четыре элемента Неравнозначность 9 - 12, два элемента ИЛИ 13, 22, три элемента НЕ 15, 19, 20 и мажоритарный элемент 16 и имеет возможность при функционировании на определенных входных наборах или при тестировании его этими входными наборами выявлять константные одиночные неисправности любого своего элемента. Тем самым повышается контролепригодность и сокращается время поиска неисправностей многофункционального логического модуля. 1 ил., 2 табл.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)я Н 03 К 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4723265/21 (22) 24.07.89 (46) 30.07.91. Бюл, hh 28 (72) И.Э.Красиловец и А,М.Стефанов (53) 621.374 (088.8) (56) Заявка Великобритании N. 2034999, кл, Н 03 К 19/21, 1980.

Заявка ФРГ hh 3042635, кл, Н 03 К 19/21, 1982, Патент США hh 4319148, кл, Н 03 К 19/21, 1982, Авторское свидетельство СССР

М 1368977, кл. Н 03 К 19/21, 1988. (54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для реализации логичеИзобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации логических функций с возможностью подтверждения исправности в процессе функционирования по назначению;

Цель изобретения — повышение контролепригодности многофункционального логического элемента.

На чертеже показана структурная схема многофункционального логического элемента.

Многофункциональный логический элемент содержит пять входных шин 1 — 5, из которых три шины 1 — 3 являются информационными и две шины 4. 5 являются управляющими, первый — третий логические элементы И 6 — 8, первый — четвертый элементы НЕРАВНОЗНАЧНОСТЬ 9 — 12, логи,, „„1667241 À1 ских функций ИСКЛЮЧАЮЩЕЕ ИЛИ с возможностью подтверждения исправности в процессе функционирования по назначению. Цель изобретения — повышение контролепригодности. Многофункциональный логический элемент содержит шесть элементов И 6, 7, 8, 17. 18. 21, четыре элемента

НЕРАВНОЗНАЧНОСТЬ 9, 10, 11, 12. два элемента ИЛИ 13, 22, три элемента НЕ 15, 19, 20 и мажоритарный элемент 16 и имеет воэможность при функционировании íà определенных входных наборах или при тестыровании его этими входными наборами выявлять константные одиночные неисправности любого своего элемента. Тем самым повышается конролепригодность и сокращается время поиска несправностей многофункционального логического модулю. 1 ил„2 табл. ческий элемент ИЛИ 13, информационный выход 14, первый элемент НЕ 15, мажоритарный элемент 16, четвертый элемент И 17, пятый элемент И 18, второй элемент НЕ 19, третий элемент НЕ 20, шестой элемент И 21, дополнительный логический элемент ИЛИ

22 и контрольный выход 23.

В многофункциональном логическом элементе первая информационная и.ина 1 соединена с первыми входами четвертого

12 и второго 10 элементов НЕРАВНОЗНАЧНОСТЬ, мажоритарного элемента 16 и первого элемента И 6, вторая информационная шина 2 соединена с вторыми входами первого 9 и третьего 11 элементов НЕРАВНОЗНАЧНОСТЬ, мажоритарность элемента 16 и первого элемента И 6, третья информационная шина 3 соединена с вторым входом второго элемента НЕРАВНОЗНАЧНОСТЬ 10, 1667241

50 третьим входом первого элемента И 6, первым входом третьего элемента HEPABHO3HAЧНОСТЬ 11 и с третьим входом мажоритарного элемента 16, первая управляющая шина 4 соединена с первым входом первого элемента НЕРАВНОЗНАЧНОСТЬ

9, вторым входом четвертого элемента НЕРАВНОЗНАЧНОСТЬ 12 и входом первого элемента НЕ 15, вторая управляющая шина

5 соединена с четвертым входом первого элемента И 6 и с первым входом пятого элемента И 17, выходы первого 9 и второго

10 элементов НЕРАВНОЗНАЧНОСТЬ соединены соответственно с первым и вторым входами второго элемента И 7, выходы третьего 11 и четвертого 12 элементов НЕРАВНОЗНАЧНОСТЬ соединены соответственно с первым и вторым входами третьего элемента li 8, выходы второго 7, первого 6 и третьего 8 элементов И соединены соответственно с первым, вторым и третьим входами элемента ИЛИ 13, выход которого соединен с информационным выходом 14, входом третьего элемента НЕ 20 и первым входом шестого элемента И 21, выход первого элемента НЕ 15 соединен с вторым входом пятого элемента И 17, выход которого соединен с третьим входом четвертого элемента И 18 и с вторым входом шестого элеменга И 21, выход мажоритарного элемента 16 соединен с вторым входом четвертого элемента И 18 и с входом второго элемента НЕ I9, выход которого соединен с третьим входом шестого элемента И 21, выход третьего элемента НЕ 20 соединен с первым входом четвертого элемента И 18, выходы четвертого 18 и шестого 21 элементов И соединены соответственно с первым и вторым входами дополнительного элемента ИЛИ 22, выход которого соединен с контрольным выходом 23.

Предлагаемый модуль при отсутствии неисправностей функционирует следующим образом, B статическом состоянии сигналы на входы схемы не подаются.

В динамике на шины 1 — 3 схемы подаются двоичные наборы входных переменных А, В, С соответственно, Одновременно на управляющие шины 4 и 5 подаются управляющие сигналы И 1, И 2, принимающие значения двоичных констант 0 и 1, При этом в соответствии с конкретными значениями управляющих сигналов И 1 и И 2 с выхода

14 снимается соответствующий сигнал, Функционально выход 14 при этом может быть описан выражением следующего вида:

F = H(A,С) Н(В,И 1)\/Н(В,C)H(A,VI1)VABC02, де F — функция, снимаемая с выхода 14;

Н(А,В) = ABVAB — функция НЕРАВНОЗНАЧНОСТЬЬ

V — логическая операция ИЛИ, Конкретные значения управляющих сигналов И 1, И 2 при реализации всех функций приведены в табл. 1.

Пример. При значениях управляемых сигналов И 1 = О, И 2 = 1 элемент И 6 открыт сигналом И 2, С выхода элемента НЕРАВНОЗНАЧНОСТЬ 10 снимается функция

АС V АС, а с выхода элемента НЕРАВНОЗНАЧНОСТЬ 11 аналогичным образом снимается функция ВС V ВС. В схеме элементы НЕРАВНОЗНАЧНОСТЬ 9 и 12 выполняют функции управляемых инверторов в соответствии с логикой работы НЕРАВНОЗНАЧНОСТЬ Н(Х, И) = XVIVXM, Н(Х, 1) =

=X и Н(Х, О) =- X. Следовательно, с выхода элемента НЕРАВНОЗНАЧНОСТЬ 9 поступает сигнал B. С выхода элемента И 7 снимается сигнал (AC V АС)В, а с выхода элемента И 8 — (ВС1ВС)А, С выхода 14 схемы в данном случае снимается функция, (ACVAC) BV(B CVB C)A VAB C = ABVACV8C.

Аналогичным образом предлагаемая схема реализует остальные функции, представленная в табл, 1.

При возникновении константной логической неисправности на выходе какого-либо из элементов И 6 — 8, или

НЕРАВНОЗНАЧНОСТЬ 9 — 12, или ИЛИ 13 на входы элементов И 18 или И 21 при соответствующем входном или тестирующем наборе будут поступать сигналы логической

"1", формируя данный сигнал как на выходе какого-либо из указанных элементов И, так и через элемент ИЛИ 22 на контрольным выходе 23, сигнализирующем о наличии константной неисправности в многофункциональном логическом элементе, Напоимер, при возникновении неисправности типа константа 1 на выходе элемента НЕРАВНОЗНАЧНОСТЬ 9 на входном наборе 00101 и на информационном выходе

14 вместо сигнала логического "О" будет сформирован сигнал логической "1", т.к. на элемент И 7 с выходов элементов HEPABH03HAЧНОСТЬ 9 и 10 будут поступать сигналы логической "1", что вызовет формирование сигналов логической "1" на выходах элементов И 7 и ИЛИ 13.

Наличие неисправности будет обнаружено схемой контроля путем формирования сигнала логической "1" на контрольном выходе 23, Действительно, в данном случае сигналы логической "1" поступят на все три входа элемента И 21, т.к. на первый его вход поступает сигнал, снимаемый с информационного выхода 14, на второй его вход — с

1667241

Таблица 1 элемента И 17, который формирует сигнал логической "1" при состояниях управляющихшин И1=0и И2=1,натретийего выход — с элемента НЕ 19, формирующего также сигнал логической "1", т.к. на выходе мажоритарного элемента 16 будет присутствовать сигнал логического "0", Элемент И 21 формирует сигнал логической "1", который поступает на вход элемента ИЛИ 22, что приводит к появлению сигнала логической

"1" на контрольном выходе 23, сигнализируя о наличии неисправности в многофункциональном логическом элементе.

Проанализировав функционирование многофункционального логического элемента, определяют тестовые наборы, выявляющие любую одиночную константную неисправность элементов И 6 — 8, НЕРАВНОЗНАЧНОСТЬ 9 — 12 и ИЛИ 13. Результаты анализа приведены в табл. 2.

Таким образом, данный многофункциональный логический элемент реализует мажоритарные функции и функции ИСКЛЮЧАЮЩИЕ ИЛИ с самоконтролем, что позволяет значительно упростить диагностирование как самого элемента, так и дискретных устройств, построенных с его использованием.

Для проверки исправности и диагностирования предлагаемого элемента дополнительно можно использовать тестовые наборы, приведенные в табл. 2, с помощью которых можно выявить отказавший элемент многофункционального логического элемента, что не позволяет сделать обычное дублирование.

Формула изобретения

Многофункциональный логический элемент, содержащий три элемента И, четыре элемента НЕРАВНОЗНАЧНОСТЬ и элемент

ИЛИ, первая информационная шина соединена с перв ми входами первого элемента

И, второго и четвертого элементов HEPABH03HAЧНОСТЬ, вторая информационная шина соединена с вторыми входами первого элемента И, первого, второго, третьего и четвертого элементов НЕРАВНОЗНАЧ5

НОСТЬ. третья информационная шина соединена с третьим входом первого элемента И, вторым входом второго элемента

НЕРАВНОЗНАЧНОСТЬ и первым входом третьего элемента Н Е РАВ НОЗНАЧНОСТЬ, первая управляющая шина соединена с первым входом первого элемента

НЕРАВНОЗНАЧНОСТЬ и вторым входом четвертого элемента НЕРАВНОЗНАЧНОСТЬ, вторая управляющая шина соединена с четвертым входом первого элемента

И, выходы первого и второго элементов НЕРАВНОЗНАЧНОСТЬ соединены соответственно с первым и BTopblM входами второго элемента И, выходы третьего и четвертого элементов НЕРАВНОЗНАЧНОСТЬ соединены соответственно с первым и вторым входами третьего элемента И, выходы второго, первого и третьего элементов И соединены соответственно с первым, вторым и третьим входами элемента ИЛИ, выход которого соединен с информационным выходом многофункционального логического элемента, отличающийся тем, что, с целью повышения контролепригодности многофункционального логического элемента, в него дополнительно введены мажоритарный элемент, три элемента НЕ, три элемента И и дополнительный элемент

ИЛИ, первая, вторая и третья информационные шины соединены соответственно с первым, вторым и третьим входами мажоритарного элемента, выход которого соединен с вторым входом четвертого элемента И и через второй элемент НŠ— с третьим входом шестого элемента И, первая управляющая шина через первый элемент НЕ соединена с вторым входом шестого элемента И, информационный выход многофункционального логического элемента соединен с первым входом шестого элемента И и через третий элемент НЕ— с первым входом четвертого элемента И. выходы четвертого и шестого элементов И соединены соответственно с первым и вторым входами дополнительного элемента

ИЛИ, выход которого является контрольным выходом, 1667241

Таблица 2

Составитель О, Скворцов

Редактор .М. Циткина Техред М.Моргентал Корректор В. Гирняк, Заказ 2533 Тираж 464 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Многофункциональный логический элемент Многофункциональный логический элемент Многофункциональный логический элемент Многофункциональный логический элемент 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и предназначено для сравнения многоразрядных двоичных чисел

Изобретение относится к автоматике и может быть использовано в автономных устройствах одноразового действия

Изобретение относится к импульсной технике и предназначено для использования в интегральных логических микросхемах цифровых ЭВМ

Изобретение относится к вычислительной технике, автоматике и телемеханике и может быть использовано в устройствах дискретной обработки информации и управления

Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах на базе КМДП-технологии

Изобретение относится к импульсной технике

Изобретение относится к импульсной технике и может быть использовано в интегральных логических микросхемах; в цифровых ЭВМ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в резервированных цифровых системах

Изобретение относится к импульсной технике и может быть использовано для управления газоразрядными индикаторными панелями

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх