Устройство для контроля больших интегральных схем

 

Изобретение относится к цифровой вычислительной технике, в частности к устройствам для проверки больших интегральных схем /БИС/, и может быть использовано для тестового контроля БИС микропроцессорных наборов. Целью изобретения является повышение полноты контроля. С этой целью в устройство, содержащее эталонный блок, формирователь тактовых импульсов, блок сравнения, регистр индикации, задающий генератор, блок задания режимов и блок шинных формирователей, введены блок формирования начальных адресов, блок управления обменом и генератор тестов. 2 з.п. ф-лы, 8 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„ЯК„1672 (5))5 "- 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21 ) 4620439/24 (22) 09.11.88 (46) 23.08.91. Бюл. 1 31 (/1) Кишиневский политехнический институт ии. С. Лазо (72) А.А. Гремальский (53) 681.3 (088.8) (56) Авторское свидетельство СССР

N 1005061, кл. G 06 F 11/!6, 1983.

Авторское свидетельство СССР

М 1363212, кл. G 06 F 1!/00, !987. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БОЛЬ!!!ИХ

ИНТЕ ГРАЛЬНЬ!Х СХ ЕМ (57) Изобретение относится к цифровой вычислительной техн «е, с частИзобретение относится к цифровой вычислительной технике, в частности э к устройствам для проверки больших интегральных схем (БИС), и может быть использовано для тестового контроля БИС микропроцессорных наборов.

Целью изобретения является повышение полноты контроля.

На фиг.! представлена структурная схема предлагаемого устройства; на фиг.2 " схема блока задания режимов; на фиг.3 - схема блока формирования начальных адресов; на фиг.4 - схема блока управления обменом; на фиг ° 5 схема генератора тестов; на фиг.6 схема блока сравнения; на фиг.7 - схема регистра индикации; на фиг.В временные диаграммы работы устройства.

Устройство для контроля больших инте гральных схем (фиг. 1 ) содержит

2 ности к устройствам для проверки больших интеральных схем (БИС), и может быть использовано для тестового контроля 6ИС микропроцессорных на боров, Целью изобретения является повышение полноты контроля. С этой целью в устройство, содержащее эталонный блок, формирователь тактовых импульсов, блок сравнения, регистр индикации„ задающий генератор, блс,к зад-.ния режимов и блок шинных формирователей, введены блок. формирования,ачальных адресов, блок управления обменом и генератор тестов.

2 з.п. ф-лы, 8 ил., табл., блок 1 задания режииов, блок 2 формирования начальных адресов, задающий генератор 3, блок 4 управления обменом, формирователь 5 тактовых импульсов, генератор 6 тестов, блок 7 шинных формирователей, объект 8 контроля, эталонный блок 9, блок 10 сравнения, регистр 11 индикации и имеет вход 12 пуска, вход 13 цикла, вход !

4 останова, вход 15 модификации г;, ограмиы контроля, Объект 8 контроля (проверяемая большая интегральная схема) непосредственно в устройство не входит и используется лишь для пояснения принципа его работы, Блок задания режимов предназначен для выработки управляющих сигналов, инициирующих и завершающих процесс контроля. Блок 1 задания режимов (фиг.2) содержит элемент

1Ы2454

И 16, элемент ИЛИ 17 и триггер 18 пуска, На фиг.3 представле((пример реализации блока 2 Формирования начальных аДресов применительно к проверке БИС микропроцессора КР 580 ÀÊ 80,. Блок 2 содержит первый 19 и второй 20 формирователи одиночного импульса, преобразователь ?1 кодов, элемент И 27 и элемент ИЛИ 23.

Формирователь 19 предназначен для выработки на,своем выход отрицательного импульса, Импульс вырабатывается при изменении управляющего сигнала на входе формирователя с 0" в

«1"„ Длительность импульса определяется числом тактов, необходимых для установки объекта 8 конт..оля и блока 9 в исходное состоя .(е (для БИС

KP 580 ИК 80 не менее 4 тактов).

Отрицательный импульс с выхода формирователя 19, поступая на вход разрешения преобразователя 21 кодов и на первый вход элемента И 22, логически отключает блок 2 формирования начальных адресов от блока 9 на время, необходимое для ус(ановки блока 9 в исходное состояние °

Формирователь 20 преднаэна (ен для выработки на -.воем вых де положительного импульса, длительность кото(.ого совгадает с длительност(ю сиг«апа

SYNC на управляющ< и выходе E(.: микропроцессора KP 580 ИК ",О. Импупьс вырабатывается при изменении .((раяляющего сигнала на входе Формирователя с 0" в "1"

Преобразователь 21 кодоз предназначен для преобразования слова - ссстояния БИС микропроцессора в началь40 ный адрес программы, реализующей с.оответствующий данному слову состояния протокол обмена. Преобразователь

21 кодов представляет собой коибина45 ционную схему, реализующую следующие функции, Микропроцессор KP 580 ИК 80 имеет 10 машинных циклов. Каждому циклу соответствует свой протокол (алгоритм) обмена, Каждый протокол обмена реализуется соответствующей программой из блока 4 управления обменом

Начальный адрес конкретной програм55 мы обмена формируется на выходе преобра зова теля 21 кодов в за вис имое т и от слова состояния блока 9 (вход 02) от кода на входе 15 модификации программы контроля (вход D1) и от значения сигнала на выходе разрешения 7 °

Обозначим через А<, А2, . „A(> начальные адреса соответствующих программ обмена, обеспечивающие реаг(иэацию протоколов обмена при условии, что быстродействие БИС микропроцессора и быстродействие внешних по отношению к БИС устрой:.тв совпадают, Например, А - начальный адрес программы, с о1ветствующий машинному циклу М1,A,- начальнь,й адрес программы, cooT((. тствующий циклу чтения из ЗУ и т„п. Через А обозн-чим (ачальный адрес программы установки объекта 8 контроля и блока 9 в не(! обходимое состояние Через А, А„...,, 1

А(обозначим начальные адреса соответствующих программ обмена, обеспечивающие реализацию протоколов обмена при условии, что быстродействие определенного возможного внешнего устройства БИС микропроцессора ниже (например, ци л записи в ЗУ по длительности равен двум тактам синхронизации БИС). Через А ц, А„",...,А(, обозс 1 нач м начальные адреса программ, обеспе (ивающие реализацию протоколов оомена .ð((других временных параметрах внеш 1х устройств (например, цикл обращения к стеку по длительности равен 4 (актам синхронизации

БИС) (т и.

Вы(;и конкретной группь(npo(рамм (А„, Ас, Ал ), (А, А;,,А;,), помощью кодов на входах D1 преобразовате пя 21.

Чиспо групп программ определяется числом k возможных сочетаний временных параметров внешних устройств БИС микропроцессора, при которых необходимо обеспечить проверку объекта контроля.

Тогда табпица истинности комбинационной схемы - преобразователя 21 имеет вид (Х - безразличное значение сигнала), представленный в таблице.

В частности, преобразователь 21 может быть реализован в виде программируемой логической матрицы KP 556 РТ1 (16 входных, 8 выходных сигналов) либо в виде ПЗУ (KP 556 РТ6 или К 541

PT2) и др.

Задающий генератор 3 предназначен для Формирования импульсов, синхронизирующих работу устройства. Импульсы на в1,(ходе генератора 3 вырабатываются при условии, что на его управляющем

4/24;ц входе поддерживается гигнал л ;;; к г.ко единицы.

Блок 4 управления обменом предназначен для выработки входных управляющих сигналов блока 9 и объект; KCI. троля, сигналов управления генера г-..>ром 6 тестов, управления блоком 7 шинных формирователей и управления регистром 11 индикации. Блок 4 управления обменом (фиг.4) содержит первый 24, второй 25, третий 26 и четвертый 27 элеиенты И, элемент 28 задержки, счетчик 29, блок 30 памяти и имеет выходы поля управления 30.1, поля управления блоком шинных формирователей 30,2, поля опроса генераторов тестов 30.3 и поля разрешения сравнения 30.4.

Блок 30 памяти предназначен для хранения програми, управляющих обменом с блоком 9 и объектом 8 контроля, а также генераторои 6 тестов, блоком 7 шинных формирователей и блоком 10 сравнения В зависимости от особенностей конкретного применения устройства блок 30 гамяти мож т быть выполнен в виде постоя:,но1 о либ; оперативного запоминающ

Формирователь 5 T 1K I Aвых -1и.1уль -о з предназначен для форииров 1ния синхросерий, подаваемых на вход=ls. с .н Рон.;. зации объекта 8 контроля - 311ока

Например, для БИС микропp: „"..с-ор.

КР 580 ИК 80 используются две .арии синхроимпульсов — 11 и Ч52.

Генератор 6 тестов предна. на,ен для выработки команд, адресов и д„.нных, подаваемых на двунаправленные выводы объекта 8 контроля и блока 9.

Генератор 6 тестов (фиг.5) содержит элемент 31 задержки, счетчик 32 тестов, блок 33 памяти тестов, pcIIIcòð

34 и имеет выходы 34.1 и ля TEcTQR u

1 выход 3-I.2 поля конца тест».

Блок 10 сравнения предназначен для -равнения откликон объекта 8 контроля и блока 9 в моменты времени, определяеиые сигналом на его управляющем входе. Блок 10 сравнения содержит (фиг.6) первую 35, вторую 36 и третью 37 схемы сравнения, элеиент

И 38 и триггер 39 результата, Регистр 11 индикации прсдназначен для отображения результата контроля

БИС. Регистр 11 индикации (фиг ° 7) содержит элемент HE 40, первый 41 и второй 42 триггеры, элемент 43 инди)дс-н и ."п и г ц4 ин,;"ка ции Не годен .

Н фиг,8 использованы следующие л л

5 обозначения: (, 1,,..,,ьв - первый, вторю", и так далее тактовые импульсы;

Ч,,С12 - синхросерии на выходах форииросателя 5 тактовых импульсов;

И:Sf;T - сигнал на одном из выходов

>Руппы выходов 30,1 поля, подаваеио;-<. на управляющий вход установки объекта 8 контроля и блока 9 в исхо f«oe состояние; SYNC — сигнал на вьхсде блока 9, указывающий на то, Iro о двунаправленным выводаи оf.. вь дается слово состояния БИС иик;опp 5I ессора; Я„ - начальный адрес прог-„эю ы установки объекта 8 контроля и бл к, 9 в исходное состояние;

20 Я вЂ” на .-;.; -i, äpc- программы цикла М1; 5 — величин 1 задержки элемента 24 задержки. Числа у временных ди;.:грамм фиг.8 указывают элементы, выходны» с игналы KQT opt Ix приведены

25 на диаграммах, Устрой .ТВо работает следующим обРгЗ 3< 1ь1, I fi p. д на ча лои ра боты в блок 30

П,-,н,ти ЗаI"PÓW1Þ-СЯ ПРОГРаММЫ УПРаВ.ле, я, ймеvIOII. В нулевом слове блока 3Ii и. - т I в разряде, cooTFFTcTBóI .ШЕЧ аЫХодэ 3С . 2, ЗаПИСЫВаЕтСя Энач.-.ниа 1

H,—,è :í,.fI c адреса Я„, распола гается пр:;:;.,1ииа установки объекта 8 конгроВг лн и блока 9 в исходное состочние, с адр:"са Я, — программа первого пpoI токола ооиенг> например, для БИС

КР 8С ИК 80 - программа выдачи управ4, л" OL 1х сигналов цикла 11), с d"Реса программа второ о протокола обмана (например, программа выдачи управляющих сигналов при цикле обращения к ВУ) и т.д, Рри этом каждому

45 так1у генератора 3 соответствуеT одно слово блока 30 памяти. В каждом, слове записывается следующая инфориа" ция. В разрядах, соответствующих вы"одам 30.1, записываются значения вход— -. х управляющих сигналов объекта 8 контроля и блока 9 на рассматриваемом такте. В разряде, соответствующем выходу 30.2, записывается значение, определяющее направление передачи информации через блок 7 на рассматри"

55 ваемом такте. В разряде, соответствующем выходу 30.3, записывается значение "1", если на рассматриваемом такте с выхгда генератора 6 на двунап1672454 равленные выводы объект 8 контроля и блока 9 подается тест (и "0" в противном случае). В разряде, соответствующем выходу 30,4, записывается "1", если на рассматриваемом такте выполняется сравнение откликов объекта 8 и блока 9 (и "0" в противном случае).

Число слов каждой программы определяется числом тактов, необходимых для реализации соответствующего протокола обмена. Например, для БИС KP 580

ИК 80 каждый машинный цикл включает до пяти тактов.

Аналогично, начиная с адресов

А„, А,...,А о, загружается вторая, с адресов Ад,А,,А р - третья

Н и И группа программ. управления обменом и тодо

В блок 33 загружают -ходные воздействия, т.е. коды ко .анд, адреса и данные, подаваемые на объект 8 контроля и блок 9 в моменты времени, определяемые поступлением сигнала опроса на управляющий вход генератора 6 тестов. В исходном состоянии триггер 18 установлен в "0", в счетчиках 29 и 32 записаны нул,:,, триггер

39 результата установлен в «1 триггеры 41 и 42 установлены г «0« (на фиг.1"7 устройства загрузки и сброса условно ие показаны). При этом генератор 3 отключен, на выходах блока 30 памяти и блока 33 памяти тестов устанавливается содержимое нулевых слов. При этом„ пос"олы.у разряд нулевого слова, соответствующий выходу 30.2 (фиг.4), установлен е «1" блок 7 настроен на прием информации с двунаправленных выводов обьекта 8 контроля и блока 9. Тем самым исключается влияние выхода генератора 6 тестов на двунаправленные выводы до установки объекта 8 контроля и блока 9 в исходное состояние.

Предположим, что на входе 15 модификации программы контроля установлен нулевой код. При подаче на вход

12 устройства сигнала пуска триггер

18 пуска (фиг.2) устанавливается в состояние "1". Сигнал "1" с выхода триггера 18 пуска поступает на входы формирователей 19 и 20 (фиг.3).

Одновременно рассматриваемый сигнал с прямого выхода триггера 18 пуска поступает на вход генератора 3. Формирователь 19 одиночного импульса (фиг.3) вырабатывает отрицательный импульс длительностью (в слу-ас БИС

l5

З5

KP 580 ИК 80) 4 такта. Формирователь

20 одиночного импульса вырабатывает одиночный импульс (Фиг.8) длительностью не более чем один такт. Одновременно генератор 3 начинает выработку непрерывной последовательности импульсов, а формирователь 5 — выработку синхросерий т 1 и 1 2, которые поступают на входы объекта 8 контроrIg и блока 9.

Импульс с выхода формирователя 19 поступает на вход p;ýðåøåíèÿ U преобразователя 21. Поскольку V = 0 и D1 = О, на вьжоде преобразователя

21 устанавливается код Ар — адрес начального слова программы установки объекта 8 контроля и блока 9 в исходное состояние. Одновременно рассматриваемый импульс устанавгивает выход элемента 22 в "0". Таким образом, управляющие выходы и двунаправленные выводы блока 9 логически отключены от выходов блока 2 формирования начальных адресов на время установки объекта 8 контроля и блока 9 в исходное состояние.

Импульс с выхода формирователя 20 через элемент 23 поступает на вход пуска программы блока 4 (фиг.4)„ C приходом первого тактового импульса и на выходе элемента 24 появляется строб, который записывает в счетчик . 9 кор с его информационного входа, т.е. зна- ение А . При этом запускается процесс чтения блока 30 памяти и на его выходах 30.1-30.4 появляются значения соответствующих разрядов первого слова программы. Сигналы с выходов 30.1 поступают непосредственно на управляющие входы объекта 8 контроля и блока 9. В случае БИС KP 580

ИК 80 входные управляющие сигналы равны нулю, за исключением сигнала

RESET. — установка в исходное состояние. Разряд, соответствующий выходу

30.2, установлен в "1" - чтение с двунаправленных выводов объекта 8 контроля и блока 9. Разряды, соответствующие выходам 30.3 и 30.4, также установлены в "0", т.е. опрос генератора 6 тестов и сравнения откликов объекта 8 контроля и блока 9 не выполняются.

К моменту выработки задающим генератором 3 второго тактового импульса на выходе формирователя 20 установлено значение «0« (фиг.8), поэтому на выходе элемента 23 устанавливается значение 0 Второй тактовы пульс (1 с Выхода генератора 3 через элемент ? поступает на вход +! счетчика 29 и его содержимое становится равным Я о + 1, Из блок-.i паилт:1 считываетсл следующее слово. В,.... ас

БИС KP 580 ИК 80 рассматриваемое во совпадает с первым, т.е. на уп з=ляющем входе RESET и во втором т::ктг. подается значение "!", Аналогично с приходом третьего т-, к(\ тово го иипуль са (, содержимое сче; >1ка 29 становится равным, + 2 и и блока 30 памяти считывается очередное слово, которое также поддерживает на управляющем входе К1ЗЕТ значение "! .

С приходом четвертого тактового импульса ((, содержимое счетчика 29 становится равным A, + 3 (фиг.8), из блока 30 памяти считывается следующее слово, которое устанавливает сигнал RESET равным "0, К этому моменту блок 9 устанавливается в исходное д состояние и на его выходе В(3<; устанавливается значение 0 Одновр» енно на выходе формиров >«. л 1= .-Яг(«рш-.— ется отрицательный ии"ул(с и у; -анавливается значение 0 ., 1,=.ль-e.f10 шая работа устройства .:р .„ llf «те", сигналами на входах бгок:; - и «, словом состояния, K приходу пятого и ше(io" с» с-.

Вых импульсоВ (-ь и (g сиг>,а ° i ",N >-. выходах блока 9 равен "0", (оэ.ону выходы элементов 22 v, 23 устан„(-.1с.Hbl в "0", тактовые импульсы по«..пэют на вход "+1" счетчика 29, который последовательно формирует адреса

Ao + 4 и А > + 5. Считываемые при этом из блока 30 памяти слова не изменяют сигнзлоь на у,lравляfi!I,ик ..хс1— дах объекта 8 >:of- ролл >i бгока 9.

Тем самым обеспечиваетсл ре>«им ожида45 ния управляющих сигналов с выходов блока 9.

В промежутке времени между и!естым и седьмым тактовыми импульсами

Ли ь блок 9 устанавливает сигнал

SYNC в "1", указывая на то, что по двунаправленным выводам выдаетсл cffo во состояния БИС микропроцессора блока 9. При этом на выходе элемента

22 появляется значение "1", к>тсрое через элемент 23 (фиг.3) поступает на вход пуска программы блока . СдI, новременно слово состол,ил БИС блока поступает на информационный вход

r; . )Р.f З(>ь> Т > ri . ., 1Г кольку на вход разрешения (пгес, раза-.:: ля ? I с выхода формироватегл

19 поступает значение 1", на вь!ходе и;. -(бра зователя 2 устанавливается

-,",г (А, программы обмена, соответ:.(у>сщей слову состояния на входе )2 прсобразователя. В случае БИС KP 58Г

"0 на входе преобразователя 2I (., «; слово состоян>1Я цикла М! - вы, (л коианды, а на егo выходе Вы"

:1. — В-гь!Ваетсл код Я g - начальный а=. рограммы обме"а для рассматрива=.м.-1 ((ц и к ла

Сед -..мой так!овый импульс С-(через

24: Tугает i э ..:синхровход счетчик

29 (ь(>1г.41 и "-аписывает в нем адрес

Я1 ?ап . з«л . >Воцесс чтения 1з блок,-. 3l :i . Ят 1, -.;; Вь хг>де котс рого

ПОЯВллет,.л Г. (Яо(з;. (ов -;„;,г,;а>1(1ь; об— мена,,ля цикл .. П (. (. о((1«ГСТ >зуЮщие ра,p1гь - вы,ода 30 1 -«. с упают на уПр; В "> Ющи ВХОдь. Г(ьЗК1 З и кОНтр:- ЛЛ и Ii;,,; 9,:: F.fkf .:. 30.? — -.. слок 7, с Вых(1С: . 5"..3 1 30." — .э первые вх., ы f!K-мс нт:В 26 и .- 7 (1. тветстВВ>1но.

>" О;, «, -,„;и u (n P 1 г лД CO 1 СВЕ-(< Т ВУЮf>1 f

F f « ouió 30., ji1;I.(ле в 1

Пс..г(- .-:.-,:рики на В;-см,l .$ тактс аый "М(<. Ь . ВЫХО 1 . Э1«:H(. >I .: 1 ем(>-, т 2 7 .:1«тупа т и, вход ра..э: —.(зс ния <..рав "е,л «з-,с ка (I. При

|cl ff Tp>1! Fcре 3 i ((уль :. i заГисы на c f р, =g fio1 ат с рави и 1я О Гк(>>1к!3В

)бъе- iа I !<:чтрс.| и бпок:. 9, вырабаты(-мь хемам.1 35-17 и,>лен".((ом 3" .

;ае г 1вп,1д .:н,; . откг>1коз >I триггеГ) р., . зу(ь-.-..— =,1пись В.:ет — . н ч-н>1« !, в протi:а- >, слу1ае - значсН>1(ll, При совпал = - и С к I>.I;(Oil СОС» толн.е тр1ггера 35 гс-зул,т,1та не изменяется, и прэцсcc Выполнен:1я программь> из :лс ка 30 памяти пр идол>«ается.

К моменту прихода с.ледующе,о, восьмого тактового импульса с, блок снимает сигнал БУ. 1С, поэтому выходы зле; «нтоQ 22 и 23 ycTaHob.ã Hû B 0 и л

>f. ..üèo>» тактовыи импульс .п через элем -т 25 поступает на вход "+!" счетчика 29 и е го содержимое становится равным А(+ 1. При этом из блока 30 памлги считываетсл Второе слово програмиь(цикла М! и на упра Вллющие Входь> объекта 8 и блока 9 подаются соответс твующие сигма-.ы. Если разряд, соответствующий выходу 30.3, установлен

В "1", через время д тактовый импугьс

1672454

12 с выхода элемента 28 через элемент 26 поступает на вход опроса генератора

6 тестов. При этои в регистре 34 (фиг.5) с выхода блока 33 памяти тестов записывается нулевое слово, соот5

\ ветствующие разряды которого с выходов 34.1 поступают на вход блока

7 и далее на объект 8 контроля и блок

9, Одновременно импульс с входа onроса через элемент 3 1 поступает на вход "+1" счетчика тестов, увеличивая его содержимое на "1". При этом запускается процесс чтения из блока 33 памяти тестов и на его выходе устанав5 ливается содержимое следующего слова.

Таким образом, к приходу следующе го сигнала опроса на информационном входе регистра 34 установлен очередной тест.

Очередной импульс генератора 3 вновь увеличивает содержииое счетчика 29, которое становится равным

А 1 + 2 и так далее до тех пор, пока не завершится выполнение цикла М1. Да- 5 лее блок 9 вновь выставляет слово состояния и устанавливает сигнал

SYNC в "1"„ При этом блок 2 вновь формирует начальный адрес соответствующей программы обмена и выдает сигнал запуска программы. Путеи установки соответствующих разрядов слов блока 30 памяти в "0" либо "1" обеспечивается подача управляюцих си -налов на объект 8 и блок 9, управление блоком 7, опрос генератора 6 тестов, раэ- решение блока 10 сравнения.

При выполнении программ обмена возможны следующие случаи.

Случай 1. При выполнении сравнения

40 обнаружено несовпадение откликов объекта 8 и блоков 9. При этом хотя бы одна из схем 35 — .37 (фиг.6) вырабатывает на своем выходе значение "0", которое через элемент 38 записывается, если сравнение в данном такте разрешено, в триггере 39 результата. Значение "1" с инверсного выхода триггера 39 поступает на вход результата блока 1 и через элемент 17 (фиг.2) сбрасывает триггер

18 пуска в "0". Сигнал с прямого вы.хода триггера 18 пуска блокирует работу генератора 3 и формирователь 5 прекращает выработку синхросерий. Сигнал "1" с инверсного выхода триггера

18 пуска поступает на вход синхронизации регистра 11 (ф г.7) и записывает в триггер 41 значение "0" с Rblxo да элемента 40, а в триггер 42 — значение 1", При этом включается элемент 44 индикации "He годен, На этом процесс контроля эаверше.

Случай 2. При опросе генер;т, р,-. 6 тестов в регистр 34 (фиг,5) за ъ chlFi,;ется код, устанавливающий выход 34. 2 конца теста в "1". Значение "1" с выхода 34„2 сбрасывает счетчик 32 тестов в нуль, подготавливая его для повторного пер.бора адресов блока 33 памяти. При . г м на вь ходах блока памяти почал.,".тся содержимое нулевого слова„Одновреиенно значение 1" с выхода 33, 2 конца теста поступает на второй вxnp эпеиента 16 блока l (фиг. 2)

Если на вход 13 цикла ус1ройства подано значение "1" (режим однократной прогонки теста), выход элемента

16 устанавливается в "1" и через элемент 17 сбрасывается триггер 18 пуска. При этом блокируется работа генератора 3 и формирователя 5. Значение "1" с инверсного выхода триггера 1R пуска поступает на вход синхронизации регистра 11 и записывает в триггеры 41 и 42 результат контролч значение "1" р. триггер 41 и значение 0" в триггер 42, При этом включается элемент "3 индикации "Годен". На этои процесс контроля завершен.

Если на Bxoj 13 цикла устройства подано значение "0" (режим многократной прогонки теста), Bblxop элемента

16 остается в . уле независимо от значения сигH, ãtà конца теста и тригt ер

18 пуска не изменяет своего состояния. Процесс контроля продолжается, причем с пр .ходом очередного сигнала опроса генератора 6 тестов (фиг.5) в регистр 34 с выхода блока 33 памяти тестов записываетсг, нулевое слово.

При этом соответствующий разряд с выхода 34,2 снииает сигнал сброса счетчика 32, а сигнал опроса через задержку, задаваемую элементом 31, увеличивает содержимое счетчика 32 на единицу и т д.

В режиме иногократной прогонки тестов процесс контроля можно прекратить, подав на вход 14 останова устройства значение "1". При этом сигнал "1" через элемент 17 (фиг.2) сбрасывает триггер 18 пуска в "0", при этом работа генератора 3 и формирователя 5 блокируется, а в регистр

11 аналогично описанному заносится

/ результат контpO»FI 1 лк»ючл. мент 43 индикации П оден".

Проверка объекта контроля:,ри других сочетаниях временных парапет ров протоколов обмена выполняется уг л установки H-I входе 15 модификации программ контроля кодл (номера) : со.л" . ответствующви группы ("-„, Л,,...,,,,". и;— чальных адресов программ управ».ч.1я

tI обменом Указанный код поступае г ; л информационные входы 1>1 преобрлзг в, теля 21, поэтому после запуска в цессе формирования начлльны>х адресов программ обмена на выходе преобразователя 21 вырабатываются начальные

«) IiI н> адреса Ab, At ..A, и тлк далее и работа устройства проискодит аналогично описанному.

Фо рм ул а и 3 о 6 р е т е н и я

1 . Ус тройс тво для кг>нт роля больших интегральных схем, содержлцее эталонный блок, формирователь тактовых импульсов, блок сравнения, регистр индикации, задающий генератс>р,:lnb задания режимов и бло, ш н,; .1л>р:,1рователей, причем Bblx .:, задания режииов сое;;.;"Сн, в:; д-и

ПУСКа ЗаДаЮЩЕГО ГЕНЕР;; 10P,> . B: Х- rl дика ц ии блока задан ия:;г-:.ива. и

КЛаЧЕН К ВХОДУ СИНХРОНл>ЗЛЧИ, РЕГ- CтrPB индикации, выход задающь гc е .,, ° ор:СОЕДИНЕН С СИНХРОВХОДОМ фо, л>и.>t >b, Е: F с тактовых импульсов, выход K подключен к синхровходу этал.. блока и является выходом устр.;:ryl для подклочения к синхровходу обьек-:> контроля, первый информационный вход4ц выход блока шинных формирователей является входом-вы»одом устройства для подключения к инфс Рл1а ц «OHH!;I I v эхо ду-выходу объекта контроля, B r.>pcй информационный вход-BbtxctJJ 6J; >кл шинных формирователей соединен с информационным входом-Bblxnдо-t 0-; »онного блока, первый информацион > lit выход блока шинныгх QopëièpOB TP»år поAк Io

ЧЕН К ПЕРВОМУ HH()ODHBQIIF>HII!>МУ В,;>ДУ блока сравнения, второй информационный выход блока шинных форм р вате»ей соединен с вторым ин1>орл>ац оин.lh, входом блока сравнения, Тре.1й и»",>г>г>мационный вход 6»ока срам ел я »4»яется входом устройства д. я полк г>ю >ения 5 к информационному вых ду ол ь ..кт ку-.1-РОЛЯ, ИНфОРМаЦ;OHHbl ВЫХг -, Э Г I J>ЛНН0го блока г>одкгючел> к « —.. :"р-ому I.tt—

; млц,. >нному Bxnäó f г1 >кл сравнс ния, пят- и .>нфог>мационный вход блока срлвнени > является входом устройства дг>я пг>дключения к выходу признака готовобъектл контроля, Bb!KOg признакл г;товности эталонного блока соеинсн с шестым информационным входом

6»ока сравнения, выход которого подK >ючен к информационному входу ре."естра индикации, входы пуска, цикла остлновл устро> cTBcl соединены с г -ответствующими входами блока задал.-:«мсв, о т пи ч аюце е с я

t ем, чт о, с целью повышения полноты конт. пя, оно содержит блок формировлн,-», лчлльньак адресов, блок управления опмеHом и генератор тестов, FlpH чем». к.>Л л-.л л» ной установки блока зада ни> р жим ->в подключен к входу нлчл пьной1 установки блока формирования íB >h JlbHblx адресов „выход результата f>»oкл фо,эмирования начальных адреСо;- :Оодинв:I С ВХОДОМ ПУСКа ПРОГРаМмы 6 n-:.-: > правления сбменом, информационныи выход 6»окл формирования на1, пьнь х адресов подключен к входу

: -олц f »OI л у-ц>лвг>ен1; обменом, П,>Bb I,"ilk.t>g K .10РОГО СОЕДИНСН С ВХО» и -.»егс» генератора тестов, второй .;ы -;, г>г1<-к» упрлвг«:ния обменом подк.оюче.: управляю „ему входу блока

,>II нных д>с рми р04л Tl пей > трет ий вь ход г» ", .;, vrtpvBrteHItR обменом соединен с

-.; д; и рл зрешения блока сравнения, . е> ерт; l" з,i Op блока управления обмен и г;.- >кг>о.ен к вх >ty режима тллон, cIF! блок л и > в г>яе1 ся выход м уст рой..тза для под> лючения к входу режима

, ъек-л контроля, информационный

Bi,0J;-Bûx0ä эталонного блока соединен г- перьыл> информационным входом блока форм.>ровлния нлчальных адресов, выход признака гoToBHc:сти эталонного

6FI0KB подключен к входу разрешения блока формирования начальных адресов, выход блока сравнения соединен с яходом резуг>ьтата блока задания pei.имов, выход конца теста генератора стоп подключен к входу конца тест- блока задания режимов, тактовый с .ход генератора тестов соединен с и формационным входом блока шинных формирователей, выход задающего генеРатОРЛ ПОДКЛОчЕН К ВХОДУ СИНХРОНИЗации блока управления обменом, вход модификации программ контроля устройства соединен с вторым информлционIh

1672454 ным входом блока формирования начальных адресов.

2. Устройство по п.1, о т л и ч ао щ е е с я тем, что блок управления об(1еном содержит четыре элемента И, 5 элемент задержки, счетчик и блок памяти, причем первый вход первого элемента И соединен с инверсным входом второго элемента И и является входом пуска программы блока, информационный вход счетчика является входом операции блока, вход элемента задержки соединен с вторым входом первого элемента И и вторым входом второго элемента И и является входом синхронизации блока, выход первого элемента И соединен с входом приема счетчика, выход второго элемента И соединен со счетным входом счетчика, выход ко-,„

?С торого соединен с адресным входом блока памяти, выход элемента задержки соединен с вторым входом третьего элемента И и вторым входом четвертого элемента L1, выходы поля управления блока памяти образуют четвертый выход блока, выход поля управления блоком шинных Формирователей блока памяти образует второй выход блока, выход поля опроса генератора тестов соединен с первым входом третьего элемента И, выход которого является первым входом третьего элемента И, выход к торого является первым выходо,; t,>ока, выход поля разрешения сравнения блока памяти соединен с первым вх<>дом четвертого элемента И, выход которого является третьим выходом I»ока, 3. Устройство по п.,1, о т л и ч аю щ е е с я теи, что генератор тестов содержит элемент ." .держки, счетчик тестов, блок памяти тестов и регистр, причем вход эгемента задержки соединен с синхровходом регистра и явля =тся входом опроса генератора, Bbcход элемента задержки соединен со с,етным входом счет лика тес ов „выход которого соединен с адресным входом блока памяти тестов, выход котораго соединен с информационным входом регистра, выходы поля тестов которого образуют тактовый выход генератора, выход поля конца теста регистра соединен с входом сброса счетчика тестов и явл=ется выходом конца теста гене=.> тора, Выт оды

Входы

-г т

Р! 000 } 1)1=-001 31= С10 ., D?=k

Ао

А, (А

1 О

Ар

А

А

Яг

А

А (А

Ac}

А(о

А л„

А>

А7

О С

Аа

А9

> л}0

l! О

} 1

О 0 О 1

С 0 О

1 С

1 0 1

О Х Х Х Х Х Х Х Х

1 0 3 0 1 С 1

1 0 1 0 0 0 0 О 1

О G О О 0 0 0 О

1 l G О С 0 1

1 0 0 1 0 О 0 0 0

1 0 1 О О О О 1 0! О 0 0 С 1 0

1 1 1 О 0 О 1 О О

Ао

А(А>

Ас, (I >c

Аь

7 s

А9

А о

> I

>. »;

А1

А!k

Я(}

>; (k ; .ck}

Ар

A(h" (k}

Аь ,(И (!c)

Ik}

9 (}}

Аю

1Ь72"сц

3

167 454

l,/,4,4

Фиг.б

Г

l

Щ/7. 7

71

I . pde "

1

1 "

I

J

1 и

Ю

26

Фиг. 8

Составитель Г. Виталиев

Редактор И. Горная Техред lI.Îëèéíûê Корректор Н. Ревская

Заказ 3983 Тираж Подписное

ВНИИПИ Государственного комитета по изобретейиям и открытиям при ГКНТ СССР

113В35, Москва, Ж-35, Раушскэя наб., и. 4/5

Производственно-издательский комбинат "Патент, г. Ужгород, ул. Гагарина,101