Устройство для регенерации динамической памяти со свободными зонами

 

Изобретение относится к вычислительной технике и может быть использовано при положении запоминающих устройств на полупроводниковых микросхемах динамического типа. Целью изобретения является повышение быстродействия устройства за счет сокращения времени, затрачиваемого на регенерацию памяти. Устройство для регенерации содержит счетчик зон 1, счетчик регенерации 2, блок памяти 3, триггер регенерации 4, блок синхронизации 5, элемент сравнения 6, вход 7 записи, выход 8 запроса на регенерацию, выход 9 импульсов регенерации, выход 10 подтверждения записи, вход 11 задания режима регенерации, информационный вход 12, выход 13 старших разрядов адреса регенерации, выход 14 младших разрядов адреса регенерации. Введение элемента сравнения и хранение в блоке памяти адресов как нижней, так и верхней границ зон позволяет осуществлять гибкое задание границ зон и вести регенерацию памяти без затрат времени на перебор неиспользуемых адресов. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 21/00

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4733870/24 (22) 04.09.89 (46) 23.08.91. Бюл. hk 31 (71) Львовский политехнический институт им. Ленинского комсомола (72) И.Б.Боженко. С.П.Гордиенко и О. К,Мешков (53) 327,681.6 (088.8) (56) Авторское свидетельство СССР

N 1198474, кл, G 11 С 21/00, 1985.

Авторское свидетельство СССР

М 1462425, кл. G 11 С 21/00, 1989. (54) УСТРОЙСТВО ДЛЯ РЕГЕНЕРАЦИИ

ДИНАМИЧЕСКОЙ ПАМЯТИ СО СВОБОДНЫМИ ЗОНАМИ (57) Изобретение относится к вычислительной технике и может быть испоЛьзовано при положении запоминающих устройств на полупроводниковых микросхемах динамичеИзобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств на полупроводниковых микросхемах памяти динамического типа.

Целью изобретения является повышение быстродействия устройства эа счет сокращения времени, затраченного на регенерацию памяти, На фиг. 1 показана функциональная схема предлагаемого устройства; на фиг. 2 дана реализация блока синхронизации; на фиг. 3 представлены временные диаграммы работы устройства, Устройство содержит счетчик зон 1, счетчик регенерации 2, блок памяти 3, триг„„5U,, 1672529 А1 ского типа. Целью изобретения является повышение быстродействия устройства за счет сокращения времени, затрачеНного на регенерацию памяти. Устройство для регенерации содержит счетчик зон 1, счетчик регенерации 2, блок памяти 3, триггер регенерации 4, блок синхронизации 5, элемент сравнения 6, вход 7 записи, выход 8 запроса на регенерацию, выход 9 импульсов регенерации, выход 10 подтверждения записи, вход 11 задания режима регенерации, информационный вход 12, выход 13 старших разрядов адреса регенерации, выход 14 младших разрядов адреса регенерации.

Введение элемента сравнения и хранение в блоке памяти адресов как нижней, так и верхней границ зон позволяет осуществлять гибкое задание границ зон и вести регенерацию памяти беэ затрат времени на перебор неиспользуемых адресов. 3 ил. гер регенерации 4, блок синхронизации 5, элемент сравнения 6, вход 7 записи, выход

8 запроса на регенерацию, выход 9 импульсов регенерации, выход 10 подтверждения записи, вход 11 задания режима регенерации, информационный вход 12, выход 13 старших разрядов адреса регенерации, выход 14 младших разрядов адреса регенерации.

Блок синхронизации 5 содержит (см.фиг.2) синхрогенератор 15, элементы И

16 и 17, счетчик 18, триггеры 19 и 20, дешифратор 21, коммутаторы 22 и 23. Устройство содержит входы / выходы 24-26.

Устройство работает в двух режимах: внешнего обращения и регенерации.

1672529

В режиме внешних обращений устройству задаются адреса границ задеиг гвованных эон динамической памяти. Триггер 4— в состоянии О, В блоке 5 триггер 19 — в состоянии 1, триггер 20 — в состоянии О. 5

Сигналы записи поступают на вход 7 (см фиг.З,а). По ним в блоке 5 снимается сброс со счетчика 18и по сигналам синхрогенеоатора 15 счетчик 18 начинает инкрементироваться, Состояние счетчика 18 10 дешифрируется дешифратором 21, причем во избежание ложного срабатывания р момент переключения счетчика дешифратор стробируется импульсами синхрогенератора 15. Импульс с первого выхбда дешифра- 15 тора поступает на коммутатор 23, который подклю .ает егс к входу инкремента счетчика 1 (см.фиг.З,б). Импульс с второго выхода дешифратора через коммутатор 23 пос упана вход записи блока 3 памяти 20 (с ;.фиг.З,в), При 31ом прохождение импульса <ерез коммут;пор 22 блокируегся состо:н ием 0 триггера 4, 1ак как сче1чик 1 эон инкроментируется (см,фиг.З,д) сигналами записи, то по коду на его информационном 25 выходе в соответствующие адреса блока 3 памяти заносятся адреса границ эон (cM.ôèã.3,е), По сигналу с третьего выхода дешифратора 21 устанавливается триггер

20 и на выход 10 устройства выдается сиг- 30 нал подтверждения записи границ зон (см. фиг. 3, г). По состоянию 0 на инверсном выходе триггера 20 элемент И 1G устанавливает счетчик 18 в состояние сброса, и дешифратор 21 прекращает выработку 35 синхроимпульсов. По сигналу подтверждения снимается сигнал записи на входе 7 L1 по е о нулевому состоянию сбрасывается триггер 20.

С первого выхода 24 блока 3 памяти 40 считываются старшие разряды адресов границ эпн (см.фиг,З,ж), с второго 25 и третьего

26 — младшие разряды адресов соответственно нижней и верхней границ эон, При этом адрес верхней границы зоны может 45 быть как большим, так и меньшим адреса нижней границы. Если значение адреса верхней границы больше значения адреса нижней границы, то задействованная зона располагаегся между этими адресами, Если 50 же адрес нижней границы зоны больше адреса верхней, то соответственно в этих границах размещается незадействованная зона.

После записи адресов границ зон уст- 55 ройство перев дится в режим регенерации сигналом на входе 11 устройства (см. фиг. 3, з). по которому триггер 4 устанавливаетгя в состояние 1 (см.фиг,З,и), Вследсгвие этого снимаютсч сигналы ус1ал1овки с триггера 19 и сброса — со счетчика 18, дешифратор 21 начинает выдавать управляющие синхроимпульсы, коммутатор 22 и элемент 17 разрешают их прохождение на выход блока 5, а коммутатор 23 блокирует инкремент счетчика 1 и запись в блок 3, По первому синхроимпульсу с дешифратора 21 коммутатор 22 выдает сигнал записи (cM.фиг.З,л) в счетчик 2 адреса нижней границы зоны иэ той ячейки блока 3 памяти, которая соответствует состоянию счетчика

1, в которое он установился в результате внешнего обращения (см.фиг,З,н). Одновременно выдается сигнал инкремента счетчика 2, однако, поскольку он по времени совпадает с сигналом записи, инкрементация в этом случае не производится. По заднему фронту первого синхроимпульса дешифратора 21 триггер 19 сбрасывается (см.фиг.З,к) и дальнейшее поступление сигналов с выхода коммутатора 22 блокируется. Элемент И 17 выдает сигналы инкремента счетчика 2 (см фиг.З,м), которые одновременно являются поступающими на выход 9 импульсами регенерации динамической памяти по строчным адресам, старшие разряды которых поступают с первого выхода 24 блока 3 памяти на выход 13 устройства, а младшие поступают на выход 14 со счетчика регенерации 2 (см.фиг,Ç,н).

Достижение счетчиком 2 значения адреса верхней границы зоны определяется элементом сравнения б. При этом элемент сравнения стробируется инверсией инкремента счетчика 2 и сигнал на выходе элемента сравнения формируется по окончании импульса инкремента (см.фиг.З,о). По этому сигналу устанавливается триггер 19 (см.фиг.З,к) и разрешается прохождение управляющих сигналов через коммутатор 22.

По сигналу с второго выхода дешифратора

21 осуществляется декремент счетчика 1 (см.фиг.З,п). На выходах блока 3 устанавливаются очередные значения границ зон. 3атем новое значение нижней границы заносится в счетчик 2 и вновь начинается инкремент счетчика 2 вплоть до достижения им значения новой границы верхней эоны.

На фиг, 3 в качестве примера работы устройства отображен перебор адресов

А20, А21, А22 в зоне со значением А2 старших разрядов ее адресов, адреса А10 в зоне

А1 и адресов АОО, А01 в зоне АО. После установки счетчика 1 в нулевое состояние, что соответствует значению АО на первом выходе блока 3, счетчик 1 формирует сигнал переноса (см,фиг.З,р). После перебора адресов АО счетчик 1 по очередному сигналу декремента устанавливается в единичное состояние, а его сигнал переноса сбрасыва1672529 ется, По сбросу сигнала переноса сбрасывается триггер 4 регенерации и тем самым сбрасывается сигнал запроса на регенерацию на выходе 8. Дальнейшая генерация блоком 5 блокируется, устройство переходит в режим внешних обращений, Таким образом, введение элемента сравнения и хранение в блоке памяти адресов как нижней, так и верхней границ зон позволяет осуществлять гибкое задание границ зон и вести регенерацию памяти без затрат времени на перебор неиспользуемых адресов, Формула изобретения

Устройство для регенерации динамической памяти со свободными зонами, содержащее счетчик эон, счетчик регенерации, блок памяти, триггер регенерации и блок синхронизации, причем вход признака записи блока синхронизации является входом записи устройства, первый вход задания режима блока синхронизации соединен с выходом триггера регенерации, первый выход блока синхронизации является выходом подтверждения записи устройства, второй выход блока синхронизации подключен к счетному входу счетчика регенерации и является выходом импульсов регенерации устройства, третий выход блока синхронизации подключен к входу управления записью блока памяти, четвертый выход блока синхронизации соединен с входом управления записью счетчика регенерации, пятый и шесгой выходы блока синхронизации подключены соответственно к входам прямого

5 и обратного счета счетчика зон, вход сброса триггера регенерации подключен к выходу переноса счетчика зон, выход триггера регенерации является выходом запроса на регенерацию устройства, а вход установки

10 триггера регенерации является входом задания режима регенерации устройства, информационный вход блока памяти является информационным входом устройства, адресный вход блока памяти подключен к ин15 формационному выходу счетчика эон, первый выход блока памяти является выходом старших разрядов адреса регенерации устройства, второй выход блока памяти подключен к информационному входу счетчика

20 регенерации, выход которого является выходом младших разрядов адреса регенерации устройства. о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства в него введен элемент сравнения, 25 первый информационный вход которого соединен с третьим выходом блока памяти, второй — с выходом счетчика регенерации, стробирующий вход элемента сравнения подключен к второму выходу блока синхро30 низации, выход элемента сравнения соединен с вторым входом задания режима блока синхронизации.

1672529

Фца2

Редактор А.Бер

Заказ 2844 Тираж 322 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 а 3П

$ Вых.5.7

6 йа.55 г Латв(У)

g7 lux.cTl

Е Вх.а ж Вих.35

3 Рег. и Залр х 8,лг/9

Л Вых. Хб

М Вых,5,4 и Вакх. 14 о Вих. Х9

П Вых.5.В р перенес

Составитель Г,Аникеев

Техред М.Моргентал Корректор С,Черни