Устройство для определения свертки двух функций

 

Изобретение относится к вычислительной технике и может быть использовано для цифровой согласованной фильтрации шумоподобных сигналов на основе модульной свертки в реальном масштабе времени. Целью изобретения является повышение быстродействия и упрощение устройства за счет обработки параллельных двоичных кодов отсчетов входного сигнала, использования элементов более высокой степени интеграции и сокращения числа последовательно соединенных элементов. Устройство содержит аналого-цифровой преобразователь 1, синхронизатор 2, регистры 4 сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5, регистр 6 памяти весовой функции и многоканальный блок 7 суммирования. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л G 06 F 15/336

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4741953/24 (22) 02,10,89 (46) 07.09.91. Бюл. М ЗЗ (71) Ивано-Франковский институт нефти и

Газа (72) Я.Н.Николайчук, С.М,Ищеряков, P.Â.Ä0öåHê0 и Б.М.Шевчук (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1218397, кл. G 06 F 15/36, 1984. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

СВЕРТКИ ДВУХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и может быть использовано для

„„ Ы„„1675902 А1 цифровой согласованной фильтрации шумоподобных сигналов на основе модульной свертки в реальном масштабе времени, Целью изобретения является повышение быстродействия и упрощение устройства за счет обработки параллельных двоичных кодов отсчетов входного сигнала, использования элементов более высокой степени интеграции и сокращения числа последовательно соединенных элементов. Устройство содержит аналого-цифровой преобразователь 1, синхронизатор 2, регистры 4 сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5, регистр

6 памяти весовой функции и многоканальный блок 7 суммирования, 1 ил, 1675902 элементов 5ц — 5mj к J-му выходу регистра 6 соответствует формированию на них m-разрядного кода максимального 11...1 или минимального 00...0 отсчетов эталонного сигнала SI в зависимости от значения j-го элемента двухуровневой функции, хранимой в регистре 6. Формируемые на выходах логических элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ в I-м такте коды абсолютных разностей сигналов SI и Хц поступают на входы многоразрядных параллельных сумматоров многоканального блока 7 суммирования, образуя на его выходах коды модульной

СвЕртки GI.

Составитель В. Орлов

Техред M. Моргентал Корректор Э. Лончакова

Редактор И. Горная

Заказ 3004 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г, Ужгород, yn,Гагарина, 101

Изобретение относится к вычислигельнай технике и может быть использована для цифровой согласованной фильтрации шумоподобных сигналов на основе модульной свертки в рва н ном масштабе времени, Целью изобретения является повышение быстродействия и упрощение устройства, На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит аналого-цифровой преобразователь 1, синхронизатор 2, блок 3 формирования модулей разностей, в состав которого входят m регистров 41-4п сдвига и матрица элементов ИСКЛЮЧАЮЩЕЕ WIN 511 — 5пи, а также регистр 6 памяти весовой функции и многоканальный блок

7 суммирования, Устройство работает следующим образам.

Определение N цифровых отсчетов свертки двух функций осуществляется на интервале N тактов, Перед началом вычислений в регистр 6 заносится двоичная последовательность, состоящая из N элементов, которая определяет временную развертку эталонного сигнала Я; (i = 1, 2, ..., N). В начале каждого такта вычислений на выходе синхронизатора 2 формируется короткий импульс, па фронту нарастания которого осуществляется запуск аналогоцифрового преобразователя 1, а по фронту спада производится сдвиг информации в регистрах 4 блока 3, Длительность импульса, формируемого на выходе синхронизатора 2, должна превышать апертурное время аналого-цифровога преобразователя 1, что обеспечивает в каждом I-м такте работы устройства установку на выходах регистров 4 параллельных m-разрядных, двоичных кодов отсчетов входного сигнала соответственно XI, Х -1, ..., XI-(g-11, При этом код Х поступает на первые входы логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 511 — 5„1, код

Х; I — на первые входы элементов 512 5m2i и так далее до первых входов элементов

51 5rnN, на которые поступает код Хь(и)

Подключение вторых входов логических

Формула изобретения

Устройство для определения свертки двух функций, содержащее аналого-цифровой преобразователь, информационный вход которого является входом устройства, регистр памяти весовой функции, синхронизатор, выход которого соединен с входом запуска аналога-цифрового преобразователя, блок формирования модулей разностей, многоканальный блок суммирования, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения, блок формирования модулей разностей содержит m (m — разрядность кода на выходе аналога-цифрового преобразователя) N-разрядных регистров сдвига и матрицу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем в блоке формирования модулей разностей информационный вход К-го (К=1, ..., m) регистра сдвига соединен с соответствующим разрядным выходом аналого-цифрового преобразователя, тактовые входы регистров сдвига соединены с выходом синхронизатора, j-й (j = 1, ..., N, где N — объем выборки) выход К-ro регистра сдвига соединен с первым входом 0,К)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ матрицы, BTopovl Вход которого соединен с j-м выходом регистра памяти весовой функции, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ матрицы соединены с соответствующими входами многоканального блока суммирования.