Постоянное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано ддля построения высоконадежных запоминающих устройств. Целью изобретения является повышение надежности устройства. Поставленная цель достигается за счет введения в устройство схемы 14 сравнения, ре16 гулирующего элемента 12, токового ограничителя 10, блока 13 разделительных элементов , ограничительного 11 и разделительного 15 элементов с соответствующими связями. Благодаря этому напряжение питания на выбранном модуле памяти не зависит от разброса падений напряжения питания на формирователях и в цепях питания модулей. Для компенсации температурных изменений величины падений напряжения на диодах блока 13 введен элемент 15. Элемент 11 обеспечивает защиту перехода эмиттер-база транзистора регулирующего элемента 12 от перегрузки при отсутствии напряжения питания от источника 9 и ограничивает на уровне, допустимом ТУ, напряжение, подаваемое на модуль 2. 2 ил. J9 о vj Ю СЛ (Л СЛ ho Фиг.1

союз советских социАлистических

РеспуБлик! (1)э G 11 С 17/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

" " ь с

1 (Ь

О

Ql

Ql (Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61} 746730 (21) 4678418/24 (22) 14.03.89 (46) 23.09,91. Бюл. М 35 (72) А.А.Криксин и Н.А.Шустов (53) 681.327.66 (088,8) (56) Авторское свидетельство СССР

f+ 774466773300, кл. 6 11 С 17/00, 1977. (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике .и может быть использовано ддля построения высоконадежных запоминающих устройств. Целью изобретения яв, ляется повышение надежности устройства.

Поставленная цель достигается эа счет введения в устройство схемы 14 сравненйя, ре„„SU ÄÄ 1679555 А2 гулирующего элемента 12, токового ограничителя 10, блока 13 разделительных элементов, ограничительного 11 и разделительного

15 элементов с соответствующими связями.

Благодаря этому напряжение питания на выбранном модуле памяти не зависит от разброса падений напряжения питания на формирователях и в цепях питания модулей.

Для компенсации температурных изменений величины падений напряжения на диодах блока 13 введен элемент 15. Элемент 11 обеспечивает защиту перехода эмиттер-база транзистора регулирующего элемента 12 от перегрузки при отсутствии напряжения питания от источника 9 и ограничивает на уровне, допустимом ТУ, напряжение, подаваемое на модуль 2. 2 ил.

1679555

Изобретение относится к вычислительной технике, может быть использовано для построения высоконадежных запоминающих устройств и является усовершенствованием устройства по авт.св, М 746730.

Целью изобретения является повышение надежности устройства.

На фиг,1 представлена функциональная схема устройства; на фиг.2 — пример конкретного выполнения блока разделительных элементов, схемы сравнения, регулирующего элемента, ограничительного и разделительного элементов,. токового ограничителя.

Устройство содержит накопитель 1, запоминающие модули 2, регистры 3-5 адреса, дешифраторы 6 и 7, формирователи 8, второй источник 9 питания (первый источник не показан), токовый ограничитель 10, ограничительный элемент 11, регулирующий элемент 12, блок 13 разделительных элементов, схему 14 сравнения, разделительный элемент 15, вход 16 адреса устройства, выходной информационый регистр 17, вход 18 установки опорного напряжения, вход 19 задания эталонного напряжения устройства.

Ограничитель 10 может быть выполнен в виде термозависимого. стабилизатора тока, содержащего регулирующий транзистор

20, эмиттер которого через токозадающий регистор 21 подключен к выходу источника

9 и через шунтирующий резистор 22 — к коллектору транзистора 20, который является выходом ограничителя, база транзистора

20 соединена через диоды 23 — 25 с источником 9 и через резистор 26 — с общей шиной устройства.

Ограничительный элемент 11 состоит из двух встречно соединенных диодов 27 и

28. Регулирующий элемент 12 содержит транзисторы 29 и 30, резисторы 31 и 32, коллектор транзистора 30 соединен через резистор 31 с источником 9, эмиттер —. с базой транзистора 30 и через резистор 32— с эмиттером транзистора 29, являющегося входом установки опорного напряжения, который соединен с первым выходом первого источника питания, коллектор транзистора 29 является выходом элемента 12, база транзистора 29 является управляющим входом элемента 12, Блок 13, элемент 15 могут быть выполнены на диодах, включенных соответствующим образом (фиг.2), Схема 14 содержит транзисторы 33 и 34, резисторы 35-39, конденсатор 40 и выполнена по известной схеме дифференциального усилителя с отрицательной обратной связью по высоким частотам.

Запоминающие модули могут быть выполнены на микросхемах памяти 556РТ7 (допускающих объединение по выходу), формирователи — на микросхемах типа

170ААЗ.

Устройство работает следующим образом, В исходном состоянии питание подается только на регистры 3 — 5, дешифраторы 6 и 7 и формирователи 8, а потребляющие

10 наибольшую мощность модули 2 по питанию выключены. При поступлении адреса на регистры 3-5 соответствующий формирователь 8 обеспечивает коммутацию напряжения с выхода ограничителя 10 на вход питания выбранного модуля 2. На схеме 14 сравнения сравниваются эталонное напряжение, подаваемое на вход 19 устройства, и напряжение на подключаемом модуле 2, поступающее через один из диодов блока 13.

При отклонении напряжения на модуле 2 от заданного значения Ен,(определяемого ТУ на микросхему памяти) на выходе схемы 14 вырабатывается управляющий сигнал, под

25 воздействием которого падение напряжения на элементе 12 изменяется так, что возникшее отклонение оказывается скомпенсированным. Благодаря этому напряжение питания на выбранном модуле

30 памяти не зависит ст разброса падений напряжения питания на формирователях и в цепях питания модулей. Для компенсации температурных изменений величины падений напряжения на диодах блока 13 вводится разделительный элемент 15 аналогичный диодам в блоке 13. При этом соблюдается условие Ен = 0эт, Элемент 11 обеспечивает защиту перехода эмиттер-база транзистора

30 от перегрузки при отсутствии(аварийный напряжение, подаваемое на модуль 2.

Формула изобретения

Постоянное запоминающее устройство поавт.св. N 746730,отлича ющееся тем, что, с целью повышения надежности устройства, в него введены схема сравнения, регулирующий элемент, токовый ограничитель, блок разделительных элементов, ограничительный и разделительный бле45

50 менты, входы блока разделительйых эле- ментов соединены с выходами соответствующих формирователей, выходы разделительных элементов — с первым входом блока сравнения, второй вход которого

55 соединен с выходом разделительного элемента, вход которого является входом эталонного напряжения устройства, выход схемы сравнения соединен с управляющим входом регулирующего элемента, вход уста40 режим) напряжения питания от источника 9 и ограничивает на уровне, допустимом ТУ, 1679555

Составитель А.Амусьев

Техред M,Ìîðãåíòàë Корректор M.Êó÷åðÿâàÿ

Редактор Г.Гербер

Заказ 3218 Тираж 321 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 новки опорного напряжения которого соединен с входом ограничительного элемента и является входом установки опорного напряжения устройства, выход регулирующего элемента соединен с выходом ограничительного элемента, выходом токового ограничителя и коммутируемыми входами формирователей, вход токового ограничителя подключен к первым выходам

5 второго источника питания.

Постоянное запоминающее устройство Постоянное запоминающее устройство Постоянное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано в постоянном технологически программируемом запоминающем устройстве на МДП-транзнсторах

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для вычисления функций

Изобретение относится к вычислительной технике, в частности к постоянным1 электрическим перепрограммнруемым запоминающим устройствам, сохраняющим информацию при отключенном источнике питания

Изобретение относится к вычислительной технике, в частности к технологии изготовления полупроводниковых интегральных схем, и может быть использовано для изготовления матриц - кого накопителя длл электрически перепрограммируемого ПЗУ, сохраняющего информацию при отключении источника питания, на лавинно-ннжекционных транзисторах с плавающими и управляю-- щими затворами, перепрограммируемых импульсными напряжениями

Изобретение относится к вычислительной технике и может быть использовано при изготовлении матричного накопителя для электрически перепрограммируемого постоянного запоминай ще го устройства сохраняющего информацию при отключении источника питания , на лйвинно-инжекциоиных транзисторах с плавающими и управляющими затворами, перепрограммяруемыми импульсами напряжения

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в отказоустойчивых системах

Изобретение относится к вычислительной технике и может использоваться при медицинском страховании, учете рабочего времени в скользящем графике, телефонии и т

Изобретение относится к электрически адресуемой энергонезависимой постоянной памяти

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к программируемым элементам памяти, к способам и устройству для их считывания, записи и программирования

Изобретение относится к электрически адресуемой энергонезависимой постоянной памяти

Изобретение относится к области вычислительной техники и автоматики и может быть использовано при записи информации в поле памяти постоянных запоминающих устройств

Изобретение относится к области вычислительной техники и может быть использовано в запоминающих устройствах /ЗУ/ для хранения информации, представленной в дискретной и аналоговой формах /совместно или раздельно/

Изобретение относится к микроэлектронике, в частности к постоянным запоминающим устройствам, в накопителе которых в качестве логических ячеек используют ячейки упорядоченных поверхностных структур

Изобретение относится к вычислительной технике и может быть использовано для построения надежных цифровых усройств
Наверх