Устройство программируемой задержки импульсов

 

Изобретение относится к импульсной и вычислительной технике и может быть использовано в контрольно-измерительном оборудовании, в частности в системах автоматического контроля динамического функционирования цифровых узлов. Цель изобретения - повышение производительности при использовании устройства для автоматизированного выравнивания временного положения фронта и среза выходного сигнала - достигается за счет введения в его состав третьего управляемого инвертора 9. Кроме того, в состав устройства входят линия задержки 1, блоки 2, 3 коммутации , блок 4 управления, входная 5, и выходная 6 шины, управляемые инверторы 7, 8, элемент ИЛИ 10. По сравнению с устройством-прототипом для обеспечения необходимой точности (уменьшения искажений выходного сигнала) при изменении режима работы устройства не требуется повторная калибровка временного положения фронта выходного сигнала, т.е. имеется преимущество за счет сокращения количества калибровок и связанных с ними временных потерь. Это особенно существенно при использовании устройства в составе многоканальных установок функционального контроля БИС. 4 ил. СО С

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧ Е СКИХ

РЕСПУБЛИК (я)л Н 03 К 5/13

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕРЬСТВУ (21) 4435067/21 (22) 01.06.88 (46) 30.10.91. Бюл. М 40 (72) В.В.Козлов, С.Н.Зыбенков и А.И.Панов (53) 621.318 (088.8) (56) Авторское свидетельство СССР

М 1154733, кл. Н 03 К 5/153, 1983.

Авторское свидетельство СССР

М 1205083, кл. С 01 P 31/28, 1984, (54) УСТРОЙСТВО ПРОГРАММИРУЕМОЙ

ЗАДЕРЖКИ ИМПУЛЬСОВ (57) Изобретение относится к импульсной и вычислительной технике и может быть использовано в контрольно-измерительном оборудовании, в частности в системах автоматического контроля динамического функционирования цифровых узлов. Цель изобретения — повышение производительности при использовании устройства для автоматизированного выравнивания

Изобретение относится к импульсной и вычислительной технике и может быть использовано в контрольно-измерительном оборудовании для полупроводниковых приборов, в частности в системах автоматического контроля динамического функционирования цифровых узлов электронной аппаратуры.

Целью изобретения является повышение производительности при использовании устройства для автоматизированного выравнивания временного положения фронта и среза выходного сигнала.

На фиг,1 показана функциональная схема устройства программируемой задержки импульсов; на фиг.2, 3 — примеры выполне„„SU„„1688395 А1 временного положения фронта и среза выходного сигнала — достигается за счет введения в его состав третьего управляемого инвертора 9. Кроме того, в состав устройства входят линия задержки 1, блоки 2, 3 коммутации, блок 4 управления, входная 5, и выходная 6 шины, управляемые инверторы

7, 8, элемент ИЛИ 10. По сравнению с устройством-прототипом для обеспечения необходимой точности (уменьшения искажений выходного сигнала) при изменении режима работы устройства не требуется повторная калибровка временного положения фронта выходного сигнала, т,е. имеется преимущество за счет сокращения количества калибровок и связанных с ними временных потерь. Это особенно существенно при использовании устройства в составе многоканальных установок функционального контроля БИС. 4 ил. ния линии задержки 1 и блоков коммутаций

2, 3; на фиг.4 — временные диаграммы, поясняющие работу устройства.

Устройство содержит линию 1 задержки, блоки 2, 3 коммутации, блок 4 управления, входную и выходную шины 5, 6 соответственно, управляемые инверторы 7, 8, 9, элемент ИЛИ 10.

Вход линии 1 задержки соединен с входной шиной 5, а выходы — с поразрядно объединенными первыми входами блоков 2, 3 коммутации, вторые входы которых раздельно соединены с первыми и вторыми выходами блока 4 управления. Выходы первого и второго блоков коммутации соединены соответственно с первыми входами

1688395

11 — 1.„11-N линии 1 задержки, а также регулировкой напряжения устанавливается вре- 45

50 вгорого 8 и третьегс 9 управляемых инверторов, выходы когорых соединены с входами элемента ИЛИ 10, выход которого соединен с входом первого управляемого инвертора 7, второй вход которого соединен с соответствующими входами второго и третьего управляемых инверторов 8 и 9 и третьим выходом блока управления 4. Вход линии задержки 1 соединен с входной шиной 5, выход управляемого инвертора 7 соединен с выходной шиной 6.

Линия 1 задержки служит для задержки импульса на время, определяемое временем прохождения импульса через заданный участок линии 1. В рассматриваемом примере реализации линия 1 задержки выполнена на N последовательно соединенных буферных элементах 11 — 1...11-N, нагруженных на конденсаторы 12-1...12-N и резисторы

13-1...13 — N (см. фиг.2). Общая точка соединения выхода каждого из буферных элементов 11-t...11-N с первыми выводами соответствующих конденсаторов 12-1...12N и резисторов 13-1„,13-N образует соответствующий отвод линии 1 задержки.

Вторые выводы резисторов 13 — 1...13 — N подключены к источнику постоянного напряжения Uo, величина которого регулируется в пределах минус 1,8 — 2,0 В. Количество

N буферных элементов определяется временем распространения сигнала через один буферный элемент 11 и требуемым диапазоном изменения задержек.

В рассматриваемом примере для обеспечения диапазона изменения задержек от

0 до 15 нс в качестве буферных элементов

11 использованы микросхемы К1500ЛП122 с типовым временем распространения сигнала через один элемент(r-..0,9 нс), емкость

С конденсатора 12 составляет 0-10 пФ. а сопротивление R резистора 68 Ом. Подбором емкостей конденсаторов 12-1...12-N на выходах каждого из буферных элементов мя распространения сигнала через один буферный элемент, равное 1 нс.

Блоки 2, 3 коммутации предназначены для выбора одного из нескольких сигналов, снимаемых с отводов линии 1 задержки, в зависимости от кодов, поступающих на управляющие входы блоков 2, 3 коммутации с выходов блока 4 управления. Каждый из блоков 2, 3 коммутации (см. фиг.3) выполнен в виде двух мультиплексоров 14, 15 и включенной между ними линии 16 задержки, состоящей из п буферных элементов

17-1...17-п, нагруженных на резисторы 181...18--n, подключенные к источнику пита5

35 ния U„, Линия 16 задержки обес.почивает регулировку задержки с дискретностью

1 з

Тд и где т> — задержка импульса через один иэ буферных элементов 11 -1,. 11--N линии 1 задержки; и — количество буферных элементов в линиях 16 задержки блоков 2, 3 коммутации, т.е. линия 16 задержки уменьшает дискретность программирования в и раз, В рассмотреном примере реализации в линии 16 задержки использованы два буферных элемента, обеспечивающих дискретность программирования 0,5 нс внутри диапазона 0-1 нс. Блоки 2, 3 коммутации выполнены на микросхемах серии 1500 (мультиплексор 14 — на микросхемах

К1500КП164; мультиплексор t5 — на микросхемах К1500КГ1163, буферные элементы

17-1...17 — n линий 16 задержки — на микросхемах К1500ЛП122). Напряжение питания

Un =- -4,5 В. Сопротивление нагрузочных резисторов 18-1...18 — и в выходных цепях буферных элементов 17-1...17-п выбирается в диапазоне от 270 до 1500 Ом.

Блок 4 управления представляет собой оперативное запоминающее устройство, выполненное на микросхемах К155РУ2 и предназначенное для хранения информации о кодах задержки для блоков 2, 3 коммутации и режимах работы устройства с коррекцией длительности импульса в сторону увеличения или уменьшения, Устройство программируемой задержки импульсов работает следующим образом, Предварительно из программного устройства (не показано) в оперативное запоминающее устройство блока 4 управления заносится информация: коды задержек импульса и соответствующие им коды коррекции длительности импульса, а также код режима работы устройства.

Если линия 1 задержки искажает длительность входного импульса, уменьшая ее, т.е. задержка распространения переднего фронта импульса больше задержки распространения заднего фронта, то устанавливается первый режим работы, при котором на объединенные (вторые) входы управляемых инверторов 8, 9 из блока 4 управления подается Лог. "0", при этом элементы 8, 9, 10, 7 выполняют функцию логического сложения сигналов, Пусть требуется задержать импульс длительностью тю = 10 нс (см. фиг.4,а) на величину г1 = 7 нс, Данной задержке соответствует код 01110, записанный в блоке 4

1688395 управления (программирование осуществляется в кодах 8-4-2 — 1, а дискретность программирования задержки составляет 0,5 нс). Этот код подается на управляющие входы мультиплексоров 14, 15 блока 2 коммутации, посредством которых осуществляется выбор и подключение соответствующих отводов линии 1 задержки. Поступающий с входной шины 5 входной импульс, пройдя через участок пинии 1 задержки, задержится на величину т1 = 7 нс (фиг.4,б), при этом задний фронт импульса задержится на величину r2 . Длительность задержанного импульса будет равна

ts1 to t1 + t2

Пусть т2 =6,5 нс, тогда г 1 =10 — 7+6,5

= 9,5 (нс), т,е. длительность задержанного импульса уменьшилась на 0,5 нс. Для коррекции искажений длительности задержанного импульса на входы управления блока 3 коммутации подается код 01111, соответствующий задержке импульса 7 нс. При этом на выходе блока 3 коммутации передний фронт импульса задержится на величину

tз, а задний фронт — на величину t4, равную 7 нс (см. фиг.4, в), С выходов блоков 2, 3 коммутации задержанные импульсы поступают на входы инверторов 8, 9. В этом режиме на объединенные входы управляемых инверторов 7, 8, 9 с третьего выхода блока 4 управления поступает сигнал Лог."0", при этом на элементе ИЛИ 10 происходит логическое сложение сигналов с выходов блока 2, 3 коммутации, и на выходе элемента ИЛИ 10 формируется импульс с задержкой т1 = 7 нс и длительностью r5 = т о — т1 + т4 = 10 — 7 + 7 = 10 (нс), т.е. тЬ = to (см. фиг.4,г). Этот импульс проходит через элемент 7 без инверсии на выходную шину 6. Таким образом, устройство обеспечивает коррекцию искажений импульса в сторону увеличения его длительности.

Второй режим работы реализуется в устройстве в тех случаях, когда линия 1 задержки искажает длительность импульса, увеличивая ее. т,е. задержка распространения переднего фронта импульса меньше задержки распространения заднего фронта, При этом на объединенные входы инверторов 7, 8, 9 подается сигнал Лог."1".

Работа устройства во втором режиме протекает описанным образом с той лишь разницей, что сигналы, поступающие с выходов блоков 2, 3 коммутации, инвертируются элементами 8, 9, затем происходит их логическое сложение на элементе ИЛИ 10, после чего производится инверсия выходного сигнала элементом 7.

Сигнал на выходе блока 2 коммутации приведен на фиг.4,д, причем задержка переднего фронта импульса равна т1, а задержка заднего фронта ts .

Сигнал на выходе блока 3 коммутации приведен на фиг.4,е, где гт — задержка переднего фронта импульса, т4 — задержка заднего фронта импульса.

Сигналы на выходах элементов 8, 9 приведены соответственно на фиг.4,ж,и, а сигнал на выходе элемента ИЛИ 10 — на фиг.4,к.

10

Сигнал на выходной шине 6 приведен на фиг.4,л, причем его длительность равна

Г8 =to — t1 +t4. При равенстве задержек

t1 и г4 гв =to т.е. на выходной шине 6 устройства формируется не искаженный по длительности импульс

Таким образом, независимо от характе20 ра искажений импульса, прошедшего через линию 1 задержки, устройство программируемой задержки импульсов обеспечивает компенсацию искажений длительности задержанного импульса.

25 Как следует из временной диаграммы работы, изменение режима работы .устройства не изменяет положения переднего фронта импульса, а требует лишь калибровки заднего фронта импульса. Таким обра30 зом, значительно сокращается по времени процесс юстировки положения фронтов импульсов. Так, в устройстве для функционального контроля на 256 выводов, в каждом канале которого имеется 6 компенсаторов, 35 применение предлагаемого устройства ком- пенсации позволит исключить 256х6 = 1536 процессов калибровки.

Таким образом, если в устройстве-прототипе для обеспечения необходимой точности (уменьшения искажений выходного импульса) при изменении режима работы устройства требуется калибровка обоих фронтов, то в рассмотренном устройстве для обеспечения такой же точности требует45 ся калибровка только заднего фронта, т.е, налицо преимущество сокращения количества калибровок и связанных с ними временных потерь.

Формула изобретения

Устройство программируемой задержки импульсов, содержащее линию задержки, выходы которой соединены с первыми группами входов первого и второго блоков коммутации. вторые группы входов которых

55 соединены соответственно с первой и второй группами выходов блока управления, третий выход соединен с первыми входами первого и второго управляемых инверторов, второй вход первого управляемого инвертора с<и;динен с выходом элемента ИЛИ, а выход -- с выходной шиной. о т л H ч а Ki Lq eе с я тем, что, с цельк) повышения производительности при использовании устройства для автоматизированного выравнивания временно о положения фронта и среза выходногf) сигнала, в н )го введен третий управляемый инвертор, первый вход которого соединен с выходом второго блока коммутации, вгорой вход — с третьим выходом блока управления, а выход -- с первым входом элемента ИЛИ, второй вход которого соединен

5 с выходом второго управляемого инвертора, второй вход которого соединен с выходом первого блока коммутации, вход линии задержки соединен с входной шиной.

cAiroРпЕ

nugvuf ичФржли

C йппна улраЮлен ил

Риг 3 г) и) к) C л) Саста вител ь А. Очер етя н ы и

Редактор Т. Орловская Техред М.Моргентал Корректор M. Пожо

Производственно-издательский комбинат "Патент", г, Уж. род, ул.Гагарина, 101

Заказ 3717 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб„4/5