Устройство для контроля цифровых узлов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для проверки исправности многовыходных цифровых узлов. Целью изобретения является повышение достоверности контроля. Устройство содержит тактовый генератор 1, счетчик 2, дешифратор 3, коммутатор 4, преобразователь 6 формата кодов, m-входовых сумматоров 7.1-7.К по модулю два и сигнатурный анализатор 8. С помощью преобразователя формата кодов осуществляется распределение выходов контролируемого цифрового узла по К сумматорам по модулю два таким образом, чтобы взаимно инверсные выходы были подключены к разным сумматорам. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 11/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4473107/24 (22) 11.08.88 (46) 30.11,91. Бюл. ¹ 44 (72) А.В.Шацкий и В.Н.Шуть (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 706849, кл. G 06 F 15/46, 1970.

Авторское свидетельство СССР

¹ 1182525, кл. 6 06 F 11/26, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть ис„„5lJ 1695310 А1 пользовано для проверки исправности многовыходных цифровых узлов, Целью изобретения является повышение достоверности контроля. Устройство содержит тактовый генератор 1, счетчик 2, дешифратор 3, коммутатор 4, преобразователь 6 формата кодов, m-входовых сумматоров 7.1 — 7.К по модулю два и сигнатурный анализатор 8. С помощью преобразователя формата кодов осуществляется распределение выходов контролиру. емого цифрового узла по К сумматорам по модулю два таким образом, чтобы взаимно инверсные выходы были подключены к разным сумматорам. 2 ил.

1695310

Изобретение относится к автоматике и вычислительной технике и может бить использовано для проверки исправности многовыходн ых цифровых узлов.

Цель изобретения — повышение достоверности контроля.

На фиг.1 представлена функциональная схема предложенного устройства; на фиг.2— функциональная схема преобразователя формата кодов, Устройство (фиг.1) содержит тактовый генератор 1, счетчик 2, дешифратор 3, ком,мутатор 4, контролируемый цифровой узел

5, преобразователь 6 формата кодов,К mвходовых сумматоров 7 па модулю два и сигнатурный анализатор 8.

Преобразователь 6 форматов кодов (фиг.2) содержит ml-разрядный регистр 9 (m— количество выходов в одной группе выходов преобразователя; — старшая часть адреса запоминающего устройства 10), m уст, ройств 10, каждое из которых имеет (К+!) адресных входов {К вЂ” младшая часть адреса), К информационных выходов, а также входы управления считыванием, количество которых определяется конкретным типам устройства 10.

Сущность изобретения заключается в там, что введение преобразователя 6 формата кодов позволяет путем его настройки под каждый тип контролируемого узла осуществить распределение выходов контролируемого узла по входам К сумматоров 7 по модулю два таким образом, чтобы избежать компенсаций, ошибок при суммировании в каждом из К сумматоров по модулю два, т.е. распределение осуществляется таким образом, чтобы выходы контролируемого узла с взаимно инверсными состояниями или с бо: лее сложными взаимозависимостями были поданы на разные сумматоры.

Устройство работает следующим образом.

Непосредственно перед контролем цифрового узла 5 в зависимости от его типа производится коммутация коммутатора 4, заключающаяся в механическом или электрическом соединении, в зависимости от конкретного выполнения коммутатора 4, группы выходов счетчика 2 с входами дешифратора 3, другой группы выходов счетчика 2 и выходов дешифратора 3 с входами узла 5, выхода старшего разряда счетчика 2 с управляющим входом "Старт-стоп" сигнатурного анализатора 8 и соединении выходов узла 5 с входами преобразователя 6, T,е. соединении и выходов узла 5 (паKm) с К адресными входами всех m запоминающих устройств 10 в произвольном порядке при условии, что каждый из и выходов узлов 5

50 соединен только с одним адресным входом только одного из т устройств 10. Одновременно с коммутацией коммутатора 4 или непосредственно за ней производится настройка преобразователя 6, которая заключается в записи в регистр 9 настройки преобразователя 6 управляющего слова, разрядность которого m I, где m — количества запоминающих устройств 10 преобразователя 6, э I — количество адресных входов каждого устройства 10, которыми осуществляется его настройка, Управляющее слово для каждого типа уйла 5 определяется один раз на стадии отработки методики его проверки в составе устройства контроля и может быть занесено в регистр 9 настройки с помощью поля механических переключателей, клавиатуры либо загружаются автоматически из запоминающего устройства при использовании устройства контроля в комплексе с микраЗВМ и т.п, аппаратурой, Таким образом, после подачи слова настройки каждое устройство 10 преобразователя кодов, в зависимости от ега прошивки и комбинации разрядов на адресных входах, однозначна распределяет К сигналов с выхода узла 5, поданных на К-адресные входы па К выходам, и так как общее количество

ПЗУ m, та происходит распределение К m выходных сигналов узла.

После настройки коммутатора 4 и преобразователя 6 под взаимодействием импульсов тактового генератора 1 счетчик 2 и подключенный к группе его выходов через коммутатор 4 дешифратор 3 формирует тестовую последовательность, которая с другой группы выходов счетчика и выходов дешифрэтара 3 поступает на узел 5 через коммутатор 4. Выходные и сигналов узла 5, являющиеся его реакциями на тестовую последовательность, через коммутатор 4 подаются на входы преобразователя 6, т,е. на К адресные входы в устройств 10, считываемая из устройств 10 информация под управлением сигнала Выборка" запоминающего устройства, вырабатываемого синхронно импульсам тактового генератора по адресам, определяемым сигналами нэ К и адресных входах, представляет собой информацию, эквивалентную поданной на К адресные входы, но с измененным порядком чередования, согласно прошивке устройств 10 и управлению íà I-e части адреса.

Фазовый сдвиг между сигналами тактового генератора 1 и "Выборка" запоминающего устройства определяется конкретным типом устройства 10, т.е, его временем выборки адреса, максимальным циклом, считыванием и другими динамическими

1695310 параметрами. Таким образом, выходные сигналы узла 5 поступают на преобразователь 6, который в соответствии со словом управления распределяет эти сигналы на входы Km-входовых сумматоров по rhod 2, 5 которые осуществляют предварительную свертку параллельной mK-разрядной информации о реакции узла 5 в параллельную

К-разрядную, которая затем поступает на информационные входы К-канального сиг- 10 натурного анализатора 8, который под управлением тактовых импульсов от тактового генератора 1 осуществляет окончательную свертку выходных реакций узла 5 в сигнатуру. Период контроля определяется перио- 15 дом сигнала на выходе старшего разряда счетчика 2, поступающего через коммутатор

4 на вход "Старт-стоп" анализатора 8 и управляющего, таким образом началом и концом приема в него информации. Путем 20 сравнения полученной в анализаторе 8 сигнатуры с эталонной для данного типа цифрового узла 5 определяется исправность проверяемого цифрового узла.

Смена тестового набора, т.е. переклю- 25 чение счетчика 2 в следующее состояние и синхронно с ним изменением выходного набора дешифратора 3 происходит синхронно с фронтом сигнала тактового генератора 1,. а защелкивание выходной реакции узла 5 на 30 этот тестовый набор, преобразованный в более компактную К-разрядную форму преобразователем 6 и сумматорами 7, происходит синхронно со спадом синхроимпульса генератора 1. 35

Длительность импульса генератора 1 для обеспечения стабильной работы устройсвта, т.е. стабильной сигнатуры при исправном узле 5, должна быть не менее суммы времени задержек коммутатора 4, узла 5, преобразователя 6 и сумматоров 7.

Формула изобретения

Устройство для контроля цифровых узлов, содержащее тактовый генератор, счетчик, дешифратор и сигнатурный анализатор, причем выходтактового генератора соединен со счетным входом счетчика и с синхровходом сигнатурного анализатора, первая группа разрядных выходов является группой выходов устройства для подключения к первой группе входов контролируемого цифрового узла, группа выходов дешифратора является группой выходов устройства для подключения к второй группе входов контролируемого цифрового узла, группа информационных входов дешифратора соединена с второй группой разрядных выходов счетчика, выход старшего разряда которого соединен с входом "Старт-"стоп" сигнатурного анализатора, о т.л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены преобразователь формата кодов, Km-разрядных сумматоров по модулю два (где К вЂ” количество групп выходов преобразователя формата и m — количество выходов в одной группе выходов преобразОвателя, причем К гп лп, где n— количество выходов контролируемого цифрового узла), группа информационных входов преобразователя формата кодов является группой входов устройства для подключения к выходам контролируемого цифрового узла, К групп выходов преобразователя кодов соединены соответственно с группами входов К сумматоров по модулю два, выходы которых соединены с информационными входами сигнатурного анализатора.

1695310

Составитель В.Шиянов

Техред M. Моргентал Корректор З.Лончакова

Редактор M,Êåëåìåø

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 4163 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5