Конвейерное вычислительное устройство

 

Изобретение относится к вычислительной технике, в частности к выполнению арифметических операций в высокопроиз .1-l-J-I.I I I А 1Л Ifl . «, № {№Щт1ҐгР ь, SL -ЈЈ водительных многорегистровых вычислительных устройствах Целью изобретения является расширение функциональных возможностей конвейерного устройства за счет обеспечения возможности выполнения операции деления в кодщ золотой .-пропорции . С помощью устройства осуществляется в неавтономном режиме вычисления суммирование двоичных кодов, Г-кодов Фибоначчи , золотых i-кодов, а также деление золотых -кодов. Конвейерное вычислительное устройство в каждом разряде содержит два регистра 1 и 23. одноразрядный двоичный сумматор 4, шифратор 5, элементы ИЛИ 8, 14-17, 21, элементы И 2. 3, 6, 7. 9-13, 18-20, 24,25 и один элемент НЕ 22. 1 ил. S., О о CJ о а

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю G 06 F 7/49

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4763745/24 (22) 28.11.89 (46) 23.11.91. Бюл. М 43 (71) Киевский политехнический институт им.

50-летия Великой Октябрьской социалистической революции (72) Т.А. Блинова (53) 681.325 (088.8) (56) Авторское свидетельство СССР

hh 1361544, кл. G 06 F 7/49, 1986, Авторское свидетельство СССР

hh 1137640, кл. G 06 F 7/49, 1983. (54) КОНВЕЙЕРНОЕ ВЫЧИСЛИТЕЛЬНОЕ

УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, в частности к выполнению арифметических операций в высокопроизЯЛ,, 1693601 А1 водител ьных многорегистровых вычислительных устройствах, Целью изобретения является расширение функциональных возможностей конвейерного устройства эа счет обеспечения возможности выполнения операции деления в коде "золотой" f-пропорции. С помощью устройства осуществляется в неавтономном режиме вычисления суммирование двоичных кодов, 1-кодов Фибоначчи, "золотых" j-кодов; а также деление

"золотых" Г-кодов. Конвейерное вычислительное устройство в каждом разряде содержит два регистра 1 и 23, одноразрядный двоичный сумматор 4, шифратор 5, элементы ИЛИ 8, 14 — !7, 21, элементы И 2, 3, 6, 7, 9-13, 18 — 20, 24,25 и один элемент НЕ

22. 1 ил.

II693601

Изобретение относи"ся к вычислительной технике, В частности к выполнению арифметических операций в высокопроизводительных многсрегис-;ровых вычислигельн ых устройствах. 5

Цель изобретения — расширение функциональных возможностей конвейерного вычислительного устройства эа счет обеспе- ения возможности выполнения операции деления в коде "золотой" I-пропорции. 10

На черте>ке представлена функциональная схема разряда конвейерного вычислигельного устройства.

Конвейерное вычислительное устройство содер>кит п+10 разря,цов, Каждый разряд 15 конвейерного вычислитег ьного устройства состоит из первого регистра 1, входы 11 и 1; первого и второго разрядов которого соединены соответственно с в>:одами а и Ь разрядов первого и второго операндов 20 конвейесного вычислительного устройства, входы 13 и 14 третьего и четвертого разрядов первого регистра 1 соединены с первыми и вторыми входами Р5< и Рк-1 переноса данного разряда конвейерного вь числительного 25 устройства, входы 1 и 1е пятого и шестого разрядов первого регистра 1 соецинены с первым и

Вторым Входами S i<- ) к, Б -2 и О 0 м еж уто чных сумм данноГО разряда конвейерноГО

ВычислительноГО устройстВа, вхОД 17 сеДЬ- 30 мого разряда первого регистра 1 соединен с первым входом П1 признака кода операции разряда конвейерного En:i÷ècëëòeëüi-ioro устройства, входы 18, .1g v 1 0 восьмого„ девятого и десятого разрядов — åðâîãî реги- 35 стра 1 соединены соответстве н э с первым, вторым, третьим входамn Si-3, Sk-4, 55<-5 сумм разряда конвейерного вычислительноГО устройства, ВХОД 111 ОДлннадцатОГО разряда первого регистра 1 соединен с вторым 40 входом П2 признака кода операции разряда конвейерного вычислительного устройства, вход 112 двенадцатого разряда первого регистра 1 соединен с выходом S;<+< суммы последующего седьмого по счету, начиная с 45 данного разряда конвелерного вычислительного устройства, входы I ц, ", м тринадцатого, четырнадцатого разрядов первого регистра 1 соединены соответственно с первым и вторым входамл С1 и С2 знаков 50 суммы разряда конвейерного вычислительного устройства, девятый 2 и десятый 3 элементы И, одноразрядный двоичный сумматор 4, шифратор 5 г,ромежуточных сумм, четвертый 6 и первый 7 элементы И, 55 первый элемент И.йИ 8, пятый 9, третий 10, второй 11, шестой 12 и седьмой 13 элементы

И, второй 14, третий 15, четвертый 16 и пятый 17 элементы ИЛИ, од ннадцатый 18, восьмой 19 и двенадцатый 20 эл.;гленгы Vi, шестой элемент ИЛИ 21, элемент HE 22, второй регистр 23, тринадцатый 24 и четырнадцатый 25 элементы И, выход суммы данного разряда конвейерного вычлслительного устройства соединен с входом двенадцатого разряда первого регистра 1 предыдущего седьмого по счету, начиная с данного разряда конвейерного вычислительного устройства, вь ход суммы седьмого разряда конвейерного вычислительного устройства соединен с первым входом переноса и cпе:рpвы, iм входом знака суммы первого разряда конвейерного вычлслительного устройства, выход суммы восьмого разряда конвейерного вычислительно о устройства соединен с вторым входом знака суммы второго разряда конвейерного BblчислительнОГО устройства, выход шестОГО элемента ИЛИ 21 второго разряда конвейерного вычислительного устройства соединен с выходом разряда частного конвейерного вычислительного устройства.

Устройство может выполнять, кроме поразрядного суммирования чисел, представленных в двоичном коде, коде "золотой" -пропорции или I-коде Фибоначчи, также деление в коде "золотой" 1-пропорции, Деление в коде "золотой" I-пропорции вь.полняется В устройстве В прямом коде без восстановления ocTGTKB по следующему правилу. 1. Вычесть из делимого делитель.

Если результат отрицателен., то старшая цифра частного (с. весом c>о) равна нулю, Если результат положителен или равен нулю, то старшая цифра част -Ого равна единице. Полученная разность есть первый остаток, 2, Увеличить предыдущий остаток в и раз, 3, Если предыдущлй остаток отрицателен, то добавить де, итель, умноженный на а1, если положителен или равен нулю, — вычесть делитель. При этом образуется очередной остаток, знак которого определяет очередную цифру частного по правилам, аналогичным по пункту 1, При этом делитель дол>кен быть нормализован.

Вычитание делителя осуществляется с помощью г;рибавления дополнительного кода отрицательного значения делителя, В этом случае признаком положительного или равного нулю числа является равенство друг другу обоих знаковых разрядов, При сдвиге числа (остатка), представленного в дополнительном коде, влево на один разряд старший знаковый разряд(теряемый при сдвиге) должен прибавляться к разряду с весом а1, Справа к коду приписывается нуль, В устройстве прибавление старшего знакового разряда Осуществляется одновременно со сложением делителя и остатка.

I 6936,j1

Конвейерное вычислительное устройство работает следующим образом.

На входы П1 и П2 первого разряда устройства подаются управляющие сигналы, задающие режим работы устройства при Обработке данной пары операндов. Если П1П2=11, то выполнятся суммирование двоичных кодов (Адц+ Вдр), если П1П2 = 01, то выполняется суммирование кодов "золотой" 1пропорции или I-кодов Фибоначчи (А + В ), если П П2- 00, выполняется суммирование остаФка, поступающеу по цепи обратной связи, с положительным (умноженным на сц ) или отрицательным (в зависимости от знака С1, С2 остатка) значением делителя.

Таким образом, если начинается выполнение операции деления, на входы первого регистра 1 устройства а (k = 1, 2, 3, ..., и + 10) подается делимое, на входы первого регистра I устройства bk (k - 1, 2, 3, ..., n + 10) подается дополнительный код отрицательного значения делителя, а на управляющие входы П1П2 подается код операции суммироВания кодов золотой 1 пропорции П)П2

=01. Одновременно на входы Ь и Ьк-1 второго регистра 23 устройства подаются соответственно дополнительный код отрицательного значения делителя и положительное значение сдвинутого вправо на один разряд делителя. На тактовые входы первого регистра 1 синхрониэирующие сигналы подаютСя постоянно, на тактовые входы второго регистра 23 — только тогда, когда начинается выполнение новой операции деления и на его информационные входы подаются .цифры делителя. При продолжении выполнения операции деления на каждом седьмом такте работы конвейера на управляющие входы П1П2 устройства должны подаваться сигналы П1П2 = 00, при этом происходит суммирование очередного остатка от деления, поступающего (co сдвигом влево на один разряд) по цепи обратной связи, с отрицательным значением делителя (если знаки этого остатка С1 Ф C2) или с положительным значением делителя (если

С = C2), а также суммируется со старшим знаковым разрядом С1, который подается на первый вход pk(k = 1) переноса первого разряда устройства (тем самым осуществляется коррекция при сдвиге остатка).

Таким образом, в первом разряде устройства фактически производится коррекция, так как на входы Gk bk 1 Ьк операндов подаются нули, а суммируются только старший разряд суммы, поданный на первый вход pk(k = 1) переноса, и этот же старший разряд суммы, поступивший I-la вход $ +1 по цепи обратной связи. При выполнении операции деления конвейерное вычислительГ

g 0

55 ное устройство занимает каждый седьмой такт, поэтому в премежутке между этими тактами устройство может выполнять операции суммирования.

При выполнении операции деления операнды подаются начиная с второго разряда устройства, при выполнении остальных операций — начиная с первого разряда устройства.

Для примера рассмотрим работу k-го (k = 1, 2, 3, ..., и+10) разряда конвейерного вычислительного устройства.

Пусть на f-м такте осуществляется прием k-х разрядов операндов А и В на входы а и Ь первого и второго разрядов первого регистра 1 (если выполняется операция суммирования) или k-1-х разрядов операндов А и В на входы а и Ь nepeoro и второго разрядов первого регистра 1, а также разрядов Ь -1 и Ь -2 делителя на входы первого и второго разрядов второго регистра 23 (если начинается операция деления).

Кроме того, тактирование второго регистра 23 осуществляется только тогда, когда начинается выполнение новой операции деления. Одновременно из предыдущего k-1го.разряда устройства на выходе с третьего по одиннадцатый первого регистра 1 поступают соответственно перенос из k-2-го разряда в k-й разряд р, перенос из (k-1}-го разряда в k+?-й разряд р +1 два оазряда промежуточной суммы Sk-1, Sk-2 ., nep, k-1 вый управляющий сигнал П1, разряды сумм ы Sk-з, Sk-4, Sk-5, вторОЙ управляющиЙ сигнал П2, из последующего k+6-го разряда устройства на вход двенадцатого разряда первого регистра 1 поступает разряд суммы

Sk+>, из предыдущего k-1-го разряда устройства на входы тринадцатого и четырнадцатого разрядов первого регистра 1 поступают разряды знаков суммы С> и С2, В зависимости от сигналов П1 и П2 на входы одноразрядного двоичного сумматора 4 через четвертый 16 и пятый 17 элементы

ИЛИ поступают либо Bk u bk (П2 = 1, т. е. производится операция суммирования или начинается операция деления), либо Sk-1 (разряд остатка) и разряд делителя (П2 = О, т. е. производится операция деления). Фор, ирование разряда делителя происходит в зависимости от цифр знаков суммы С1С2 посредством выбора одного из разрядов делимого Ьк-2 или bk-1, хранящихся во втором регистре 23, с помощью восьмого 19, двенадцатого 20, тринадцатого 24, четырнадцатого 2ь элементов И, шестого элемента ИЛИ

21 и элемента Н Е 22. При этом если С1 = С2, выбирается разряд Б -1 дополнительного кода отрицательного значения делителя В, если С;; С2, то выбирается разряд Bk-г

1693601

40 умноженного на я1 положительного значения делителя В. В свою очередь, остаток в каждом такте деления сдвигается на один разряд влево по конвейерному вычислительному устройству с помощью обратной связи, соединяющей выход суммы (1+6)-го разряда устройства с входом Sy-1 данного

k-ro разряда устройства.

После выбора слагаемых осуществляется суммирование либо в "золотом" I-коде или I-коде Фибоначчи (Il > = 0), либо в двоичном коде (П1= 1). Если П1= 1, то выход суммы

С однозарядного:., двоичного сумматора 4 проходит через четвертый элемент И 6 и третий элемент ИЛИ 15 и поступает на выход суммы k-го. разряда устройства, аналогично выход переноса hy одноразрядного двоичного сумматора 4 через первый элемент И 7 и первый элемент ИЛИ 8 поступает на первый вход переноса следующего kt1-ro разряда устройства, Если происходит суммирование в избыточном коде (П = О), то вычисленные в одноразрядном двоичном сумматоре 4 разряды суммы С и переноса

nk, а также разряды промежуточной суммы

Sy-1, Sg-z из пятого и шестого разрядов первого регистра 1 поступают на шифратор

5 промежуточных сумм, где формируется перенос в k+2-й разряд pal+2 и разряды суммы $к, Sg-1, Як- . В тс же время с помощью второго 11, шестого 12 и седьмого элементов И и второго элемента ИЛИ 14 произвоДится, если это возможно, свертка разрядов суммы Sx-5, Sp-4, Як-з(набор 011 заменяется йабором 100), поступающих из восьмого, девятого и десятого разрядов первого регистра 1. Через третий элемент И 10 и третий элемент ИЛИ 15 полученный результат проходит на выход суммы k-га разряда конвейерного вычислительного устройства.

Аналогично формируется первый перенос в последующий k+1-й разряд устройства с помощью пятого элемента И 9 и первого элемента ИЛИ 8. На k+1-м такте содержимое узлов k-го разряда конвейерного вычислительного устройства передается на соответствующие входы 1+1-го разряда конвейерного вычислительного устройства, а именно разряд переноса с выхода первого элемента ИЛИ 8 подается на первый вход перекоса k+1-ro разряда устройства, информация с выходов шифратора 5 промежуточных сумм передается соответственно на второй выход переноса, первый и второй входы промежуточных сумм„первый вход суммы k+1 lo разряда устройства, прямой выход седьмого разряда первсго регистра 1 соединен с первым управлякьщим входом

k+1-го разряда устройства, с выходов шестого и седьмого элементов И 12 и 13 информация поступает на второй и третий входы сумм k+1-го разряда устройства, прямой выход одиннадцатого разряда первого регистра 1 поступает на второй управляющий вход

k+1 "ãî разряда, прямые выходы тринадцатого и четырнадцатого разрядов первого регистра 1 соединены соответственно с первым и вторым разрядами множителя k+1-ro разряда устройства, выход суммы k-ro разряда конвейерного вычислительного устройства подается на вход двенадцатого разряда первого регистра 1 k-6-го разряда конвейерного вычислительного устройства.

Описанные преобразования повторяются для каждого разряда устройства. В случае избыточного кода результат суммирования принимается следующим образом: с выхода суммы четвертого разряда устройства снимается старший разряд переполнения, с выхода суммы пятого разряда — младший разряд переполнения, с выхода суммы шестого разряда — старшая первая цифра результата и т. д., с выхода суммы п+5-го разряда и-я цифра результата.

Результат деления снимается с выхода разряда частного второго разряда конвейерного вычислительного устройства: на девятом такте работы устройства в режиме деления формируется цифра частного с весом а, через семь тактов (на шестнадцатом) формируется цифра частного с весом d > и т, д., и-разрядое частное вычисляется за (7п+2) тактов. Для приведения частного к минимизированной форме представления при необходимости нужно произвести его свертку.

Формула изобретения

Конвейерное вычислительное устройство, содержащее в каждом разряде одноразрядный двоичный сумматор, семь элементов И, три элемента ИЛИ, первый регистр и шифратор промежуточных сумм, причем выход переноса одноразрядного двоичного сумматора соединен с первым входом первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента WIN, выход которого подключен к первому входу третьего элемента И, выход которого соединен с первым входом третьего элемента

ИЛИ,. выход которого соединен с выходом суммы данного разряда устройства, входы разрядов первого и второго операндов конвейерного вычислительного устройства соединены соответственно с входами первого и второго разрядов первого регистра, входы третьего и четвертого разрядов которого соединены с первым и вторым входами переноса данного разряда конвейерного

1И3601

Ц

10 л

20

50

55 вычислительного устройства, входы пятого и шестого разрядов первого регистра соединены с первым и вторым входами промежуточных сумм данного разряда конвейерного вычислительного устройства, вход седьмого разряда первого регистра соединен с первым входом признака кода операции конвейерного вычислительного устройства, входы восьмого, девятого и десятого разрядов первого регистра соединены соответственно с первым, вторым и третьим входами сумм разряда конвейерного вычислительного устройства, выход третьего разряда первого регистра соединен с первым входом одноразрядного двоичного сумматора, выход суммы которого подключен к первому входу шифратора промежуточных сумм и к первому входу четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход переноса одноразрядного двоичного сумматора соединен с вторым входом шифратора промежуточных сумм, выход четвертого разряда первого регистра соединен с первым входом пятого элемента И, выход ко орого подключен к второму входу первого элемента ИЛИ, выход которого соединен с первым входом переноса следующего разряда конвейерного вычислительного устройства, выходы пятого и шестого разрядов первого регистра соединены соответственно с третьими и четвертыми входами .««ифратора промежуточных сумм, прямой выход седьмого разряда первого регистра соединен с вторыми входами первого и:«етвертого элементов И и с первым входом признака кода операции следующего разряда конвейерного вычислительного устройства, инверсный выход седьмого разряда первого регистра соединен с вторыми входами третьего и пятого элементов И, прямой выход восьмого разряда первого регистра соединен с первыми входами второго и шестого элементов И, инверсный выход восьмого разряда перво о регистра соединен с перв «м входом седьмого элемента И, второй вход которого соединен с вторым входом второго элемента И и подключен к прямому выходу девятого разряда первого регистра, инверсный вь«ход которого соединен с вторым входом шестого элемента И, выход десятого разряда первого регистра соединен с вторым входом второго элемента ИЛИ, выходы шифратора промежуточных сумм соединены соответственно с вторым входом переноса, с первым и вторым входами промежуточных сумм и с первым входом суммы следу«ощега разряда конвейерного вычислительного устройства, выходы шестого и седьмого элементов И соединены соответственно с вторым и третьим входами сумм следующего разряда конвейерного вычислительного устройства, о т л и ч а ю«д е е с я тем, что, с целью расширения функциональных воэможностей за счет выполнения операции деления в "золотых" Iкодах, оно дополнительно содержит в каждом разряде второй регистр, семь элементов И, три элемента ИЛИ, один элемент

НЕ, причем входы первого и второго разрядов второго регистра соединены соответственно с входами разрядов отрицательного и положительного, сдвинутого на один разряд, значений второго операнда данного разряда конвейерного вычислительного устройства, выход первого: разряда второго регистра соединен с первым входом восьмого элемента И, первые входы девятого и десятого элементов И соединены соответственно с выходами первого и второго разрядов первого регистра, вход одиннадцатого разряда которого соединен с вторым входом признака кода операции разряда конвейерного вычислительного устройства, вход двенадцатого разряда первого регистра соединен с выходом суммы последующего восьмого по счету от данного разряда конвейерного вычислительного устройства, входы тринадцатого и четырнадцатого разрядов первого регистра соединены соответственно с первым и вторым входами знака суммы данного разряда конвейерного вычислительного устройства, прямой выход одиннадцатог0 разряда первого регистра ссединен с вторым входом признака кода операции следующего разряда конвейерного вычислительного устройства и с вторыми ьхсдами девятого и десятого элементов И, выходы которых соединены соответственно с первыми входами четвертого и пятого элементов ИЛИ, выходы которых соединены соответственно с вторым и третьим входами одноразрядного двоичного сумматора, второй вход четвертого элемента ИЛИ соединен с выходом одиннадцатого элемента И, второй и третий входь«пятого элемента ИЛИ соединены соответственно с выходами восьмого и двенадцатого элементов И, вто„ой вход восьмого элемента И соединен с выходом шестого элемента ИЛИ и с входом элемента НЕ, выход которого соединен с первым входом двенадцатого элемента И, второй вход которого соединен с выходом второго разряда второго регистра, инверсный выход одиннадцатого разряда первого регистра соединен с первыми входами одиннадцатого, тринадцатого и четырнадцатого элементов И, прямой выход двенадцатого разряда первого регистра соединен с вторым входом одиннадцатого элемента

1693601

Составитель Н. Маркелова

Техред M.Ìîðãåíòàë Корректор С, Шевкун

Редактор А. Козориз

Заказ 4078 g ираж Подписное

ВНИИГ1И Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Г1роизводственна-издательский комбинат Патент", I . Ужгород, ул.Гагарина, 101

И, прямые выходы трИнадцатого и четырнадцатого разрядов первого регистра соединены соответственнО с первым и вторым входами знака суммы следующего разряда конвейерного вычислительного устройства, а также с вторым и третьим входами четырнадцатого элемента И, инверсные выходы тринадцатого и четырнадцатого разрядов первого регистра соединены соответственно с вторым и третьим входами тринадцатого элемента И, выход которого связан с первым входом шестого элемента ИЛИ, второй вход которого соединен с выходом четырнадцатого элемента И, выход суммы данного разряда конвейерного вычислительного устройства соединен с входом двенадцатого разряда первого регистра предыдущего седьмого по счету, начиная с данного разряда конвейерного вычислительного устройства, выход суммы седьмо, о разряда конвейерного вычислительного ус5 тройства соединен с первым входом переноса и с первым входом знака суммы первого разряда конвейерного вычислительного устройства, выход суммы восьмого разряда конвейеоного вычислительного ус10 TpoAGTBB соединен с BTopbtм входом 3НВК8 суммы второго разряда конвейерного вычислительного устройства, выход шестого элемента ИЛИ второго разряда конвейерного вычислительного устройства соединен с

15 выходом разряда частного конвейерного ьычислительного устройства,