Кодек несистематического сверточного кода

 

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой связи. Цель изобретения - повышение помехоустойчивости кодека. Кодек содержит передающую сторону 1. приемную сторону 2 и канал связи 3. Передающая сторона 1 содержит кодеры 4 и 5. Приемная сторона 2 содержит вычислитель 6 синдрома, вычислитель 7 оценок, блок 8 сумматоров по модулю два, анализатор 9 синдрома, коммутатор 10. мажоритарный элемент 11, декодеры 12 и 13, генератор 14 импульсов, ключевой элемент 15, элемент ИЛИ 16, формирователь 17 временного интервала, пороговый счетчик 18, блок 19 задержки кодовой последовательности, вычислитель 20, вычислитель 21 оценок, блок 22 сумматоров по модулю два, анализатор 23 синдрома, коммутатор 24, мажоритарный элемент 25, первы 26 и второй 27 блоки запрета коррекции, блок 28 управления коррекцией, блок 29 задержки сигнала запрета коррекции, декодер 30, корректор 31 синдрома. Сущность изобретения состоит в том, что с введением новых элементов и связей реализуется новая дисциплина функционирования. .Эта дисциплина функционирования состоит в том, что производится декодирование кодовых последовательностей, которые непосредственно поступают из канала связи,и задержанных кодовых последовательностей. При этом при декодировании в первом случае определяется факт наличия ошибки кратности выше, чем позволяет исправлять применяемый ортогональный код, который используется при декодировании задержанных кодовых последовательностей для запрета выдачи искаженной информации получателю и предотвращения размножения ошибок. 1 з.п. ф-лы, 2 ил.(Лсь.О)го>&

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)з Н 03 M 13/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4788868/24 (22) 07.02.90 (46) 23.02.92. Бюл. ЬЬ 7 (75) А.Г.Снисаренко, С.И.Приходько, Л.С.Сорока, А.С.Столяров и О.А,Снисаренко (53) 621.394. 14 (088.8) (56) Авторское свидетельство СССР

М 1327296, кл. Н 03 M 13/00, 1985.

Авторское свидетельство СССР

hh 1580567, кл. Н 03 М 13/12, 1989, (54) КОДЕК НЕСИСТЕМАТИЧЕСКОГО

СВЕРТОЧНОГО КОДА (57) Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой связи.

Цель изобретения — повышение помехоустойчивости кодека. Кодек содержит передающую сторону 1. приемную сторону 2 и канал связи 3, Передающая сторона 1 содержит кодеры 4 и 5. Приемная сторона 2 содержит вычислитель 6 синдрома, вычислитель 7 оценок, блок 8 сумматоров по модулю два, анализатор 9 синдрома, коммутатор 10, мажоритарный элемент 11, декодеры 12 и 13, генератор 14 импульсов, ключевой элемент 15, элемент ИЛИ 16. фор, Я„„1714812 А1 мирователь 17 временного интервала, пороговый счетчик 18, блок 19 задержки кодовой последовательности, вычислитель 20, вычислитель 21 оценок, блок 22 сумматоров по модулю два, анализатор 23 синдрома, коммутатор 24, мажоритарный элемент 25, первы 26 и второй 27 блоки запрета коррекции, блок 28 управления коррекцией, блок 29 задержки сигнала запрета коррекции, декодер 30, корректор 31 синдрома. Сущность изобретения состоит в том, что с введением новых элементов и связей реализуется новая дисциплина функционирования.,Эта дисциплина функционирования состоит в том, что производится декодирование кодовых последовательностей, которые непосредственно поступают из канала связи,и задержанных кодовых последовательностей. При этом при декодировании в первом случае определяется факт наличия ошибки кратности выше, чем позволяет исправлять применяемый ортогональный код, который испол ьзуется и ри декодировании задержанных кодовых последовательностей для д запрета выдачи искаженной информации получателю и предотвращения размножения ошибок, 1 з.п. ф-лы, 2 ил.

1714812

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой связи, Известен кодек несистематического сверточного кода, содержащий канал связи, кодер, вычислитель синдрома, анализатор синдрома, вычислитель оценок, коммутатор и мажоритарный элемент, Недостатком известного кодека являе ся низкая помехоустойчивость.

Наиболее близким по технической сущности к предлагаемому кодеку является кодек несистематического сверточного кода, содержащий канал связи, на передающей стороне — первый и второй кодеры, на приемной стороне — вычислитель оценок, вычислитель синдрома, блок сумматоров по модулю два, анализатор синдрома, коммутатор, мажоритарный элемент, первый и

20 второй декодеры, генератор импульсов, .ключевой элемент, элемент ИЛИ, формирователь временного интервала и пороговый низкая помехоустойчивость иэ-за эффекта размножения ошибок.

Цель изобретения — помехоустойчивости эа счет предотвращения эффекта размножения ошибок, 30

Поставленная цель достигается тем, что в кодек несистематического сверточного кода, содержащий канал связи, на передающей стороне — первый кодер, вход которого является входом кодека, первый — третий выходы первого кодера соединены с одноименными входами второго кодера, первый и второй выходы которого подключены к одноименным входам канала связи, на приемной стороне — первый вычислитель синдрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управляющими входами первого коммутатора, второй выход соединен со счетным входом порогового, счетчика и первым управляющим входом порогового счетчика и первым управляющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента, выход которого подключен к информационному входу формирователя временного интервала, выход которого подключен к первому входу элемента ИЛИ. выход которого подключен к второму управляющему входу ключевого элемента и входам обнуления формирователя временного интервала и порогового счетчика, выход которого соединен с вторым входом счетчик.

Недостатком известного кодека несистематического сверточного кода является 25 элемента ИЛИ, первые и вторые входы первого вычислителя синдрома и первого блока сумматоров по модулю два попарно объединены и подкг ючены к одноименным выходам KGHdt B связи, первый и второй выходы первого блока сумматоров по модулю два подключены к одноименным информационным входам первого вычислителя оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управляющему входу первого коммутатора, выходы первого и егорого декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислителя синдрома и третьему и четвертому входам первого блока сумматоров по модул1о два, управляющий вход первого анализатора синдрома подключен к первому выходу первого вычислителя оценок, дополнительно введены корректор синдрома, блок управления коррекцией, блок задержки сигнала управления коррекцией, первый и второй блоки запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сумматоров по модулю два, вычислитель оценок, коммутатор, мажоритарный элемент, третий декоцер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным выходам канала связи и одноименным входам второго вычислителя синдрома и второго блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислителя оценок, выходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управляющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управляющему входу второго вычислителя оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй и третий выходы которого подключены соответственно к третьему и четвертому входам второго блока сумматоров по модулю два и являются выходом устройства, второй вход и выход корректора синдрома подключены соответственно к первому выходу второго вычислителя оценок и первому входу второго анализатора синдрома, втоpolil вход и выход ко горого подключены соответственно к выходу второго вычислителя синдрома и вторым управляющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управления коррекцией, второй вход которого подключен к выходу порогового счетчика, выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции к второму входу nepaoro блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управляющему входу первого вычислителя оценок.

Блок управления коррекцией содержит пороговый счетчик, элемент И и Т-триггер, выход которого подключен к первому входу элемента И и является выходом блока, выход элемента И соединен со счетным входом порогового счетчика, выход которого подключен к своему входу обнуления и входу обнуления Т-триггера, счетный вход которого и второй вход элемента И являются соответственно вторым и первым входами блока.

Сущность изобретения состоит в том, что с введением новых элементов и связей реализуется новая дисциплина функционирования кодека несистематического сверточного кода: производится декодирование кодовых последовательностей, которые непосредственно поступают иэ канала связи, и задержанных кодовых последовательностей. При этом при декодировании в первом случае определяется факт наличия ошибки кратности выше, чем позволяет исправлять применяемый ортогональный код, который используется при декодировании задержанных кодовых последовательностей для запрета выдачи искаженной информации получателю и предотвращения размножения ошибок.

На фиг.1 приведена блок-схема кодека несистематического сверточного кода; на фиг.2 — структурная схема блока управления коррекцией.

Кодек несистематического cBBpTo÷íoão кода состоит из передающей 1 и приемной

2 сторон и канала 3 связи. Передающая сторона 1 содержит первый 4 и второй 5 кодеры. Приемная сторона 2 содержит первый вычислитель 6 синдрома, первый вычислитель 7 оценок, первый блок 8 сумматоров по модулю два, первый анализатор 9 синдрома, первый коммутатор 10, первый мажоритарный элемент 11, первый 12 и второй 13 декодеры, генератор 14 импульсов, ключевой элемент 15, элемент ИЛИ 16, формиро5

55 ватель 17 временного интервала, ггороговый счетчик 18, блок 19 задержки кодовой последовательности, второй вычислитель 20 синдрома, второй вычислитель 21 оценок, второй блок 22 сумматоров по модулю два, второй анализатор 23 синдрома, второй коммутатор 24, второй мажоритарный элемент 25, первый 26 и второй 27 блоки запрета коррекции, блок 28 уп равления коррекцией, блок 29 задержки сигнала запрета коррекции, третий декодер 30 и корректор 31 синдрома.

Первый кодер 4, генерирующий кодовые слова ортогонального несистематического сверточного кода, предназначен для формирования по информационным символам символов проверочной последовательности. В качестве кодера используется регистр сдвига, связанный с сумматорами по модулю два. Длина регистра сдвига, число сумматоров по модулю два и их связи оп ределя ются порождающими многочленами ортогонального несистематического сверточного кода. Вход первого кодера 4 является информационным входом устройства, а первый — третий выходы подключены к соответствующим входам второго кодера 5.

Второй кодер 5 предназначен для формирования добавочных проверочных разрядов в порождающих многочленах кваэиортогонального несистематического сверточного кода, позволяющих обнаружить факты ошибочного декодирования принятых информационных сигналов на приемн -A стороне 2. Второй кодер 5 представляет собой регистр сдвига, связанный с сумматорами по модулю два, число разрядов регистра сдвига и связи с сумматорами обусловливаются видом дополнительных многочленов в порождающих многочленах кввэиортогонального несистематического свертсчного кода. Первый и второй выходы второго кодера 5 подключены к соответствующим зходам канала 3 связи, П=рвый вычислитель 6 синдрома предназна мн для умножения принятых из канала 3 связи кодовых последовательностей кваэиортогонального несистематического свергочнаго кода на порождающие многочла>.>.> ор-.огонального несистематического сверточ>-ого кода PQ2 (х> и Pol (х) и для фор>>н1р;:ы,-.-,.R синдромной последовательности, (>.-;pàLn> вычислитель 6 синдрома

n p!. >>,,. iñ . л я ет со Ь ОЙ ре гйстр ы сдвига и сумматор г:о модулю два, длина регистров и свяэ :. с сумматором по модулю два определя:сто;-:,",apoêäàþn,èìè многочленами Ро1 (х) и Ро (х) ортогонального несистематического сеep очного кода. Первый и второй входы пэг ваго сычислителя 6 синдрома под1714812 ключены к одноименным выходам канала 3 связи, управляющий вход соединен с выходом первого декодера 12, а выход — с информационным входом первого анализатора 9 синдрома.

Первый вычислитель 7 оценок предназначен для формирования сигналов оценок

Е1, ортогональных относительно информационного символа, из кодовых слов ортогонального несистематического сверточного кода и представляет собой регистры сдвига, связанные с сумматорами по модулю два.

Длина регистров сдвига, число сумматоров по модулю два и их связи определяются структурой ортогональных оценок для каждых конкретных многочленов ортогонального несистематического сверточного кода.

Первый и второй входы первого вычислителя 7 оценок подключены к одноименным выходам первого блока 8 сумматоров по модулю два. управляющий вход соединен с выходом второго блока 27 запрета коррекции, первый выход подключен к управляющему входу первого анализатора 9 синдрома, выходы первого вычислителя 7 оценок подключены к соответствующим информационным входам первого коммутатора 10.

Первый блок 8 сумматоров по модулю два предназначен для исключения из рассмотрения на входах первого вычислителя 7 оценок дополнительных проверочных последовательностей M (х) Рд1(х) и M (х) Рд (х), образованных умножением информационной последовательности M (х) на дополнительные порождающие многочлены Рд (х) и

Рдз(х) в кодере, генерирующем кодовые слова квазиортогонального несистематического сверточного кода, Первый блок 8 сумматоров по модул ю два представляет собой сумматоры по модулю два по числуформируемых на передающей стороне 1 проверочных последовательностей. Первый и второй входы первого блока 8 подключены к одноименным выходам канала 3 связи, третий и четвертый входы — соответственно к первому и второму выходам второго декодера 13.

Первый анализатор 9 синдрома предназначен для хранения и анализа синдромной последовательности и представляет собой регистр сдвига с обратными связями для записи синдромной последовательности и соединенный с ним логический блок, вырабатывающий следующие сигналы управления первим коммутатором 10: т1 = Я1Ь35("

Тз = Я Я;,5 + S S, (1)

Т4 = S5 + S1S6 С.Ъ + ЯзЯ,}Яв

55 модулю два определяются видом многочле/ // нов Р (x) и P (х). Второй декодер 13 образован регистром сдвига и сумматорами по модулю два, Длина регистра сдвига, число сумматоров по модулю два определяются видом дополнительных многочленов Рд (х) и Рд (х). Входы первого 12 и второго 13 декодеров объединены и подключены к выходу второго блока 27 запрета коррекции, выход первого декодера 12 подключен к управляющему входу первого вычислителя 6 синдрома, первый и второй выходы второго декодера 13 подключены соответственно к третьему и четвертому входам первого блока 8 сумматоров по модулю два.

Генератор 14 импульсов формирует импульсы, необходимые для работы формирователя 17 временного интервала и блока 28 управления коррекцией.

Ключевой элемент 15 предназначен для подачи импульсов с выхода генератора 14 импульсов на вход формирователя 17 временного интервала в промежуток времени

Последовательный выход регистра сдвига первого анализатора 9 синдрома подключен к ключевому элементу 15 и пороговому счетчику 18.

Первый коммутатор 10 предназначен для исключения из рассмотрения на входе мажоритарного элемента 11 той оценки Е, номер которой совпадает с номером отличной от нуля функции Т1, в случае, если

То - 1. К первым управляющим входам первого коммутатора 10 подключены выходы первого анализатора 9 синдрома, к второму управляющему входу — первый выход первого мажоритарного элемента 11, выходы первого коммутатора 10 соединены с соответствующими входами первого мажоритарного элемента 11, Первый мажоритарный элемент 11 предназначен для принятия решения о до20 стоверности принятых символов по большинству оценок Е1 на первом выходе, а также для формирования на втором выходе на основе оценок Е сигнала То. Таким образом

25 То = (Е1ЕгЕэЕ4) + (E1E2EaE4) + (Е ЕгЕзЕа)+

+ (Е1Е2ЕзЕ4) + (Е1Е2ЕзЕ4) + (Е1Е2ЕзЕп), (2)

Второй выход первого мажоритарного элемента 11 подключен к второму входу второго блока 27 запрета коррекции.

30 Первый 12 и второй 13 декодеры представляют собой схемы умножения декодированной информационной последовательности на многочлены вида P (x) =

=Р02 (x) Рд1 (x) и P "(x) = Р01 (x) Рд2 (х), Рд1 (x) и

35 Р„ (х). Первый декодер 12 образован регистром сдвига с сумматорами по модулю два, длина регистра сдвига, число сумматоров по

1714812

0 ат момента поступления на первый управляющий вход ключевого элемента 15 сигнала а наличии ошибок до момента поступления на его второй вход сигнала с выхода элемента ИЛИ 16.

Элемент ИЛИ 16 предназначен для установки в закрытое состояние ключевого элемента 15 и обнуления порогового счетчика 18 в случае поступления на входы элемента ИЛИ 16 сигнала переполнения как с выхода порогового счетчика 18, так и с выхода формирователя 17 временного интернала. К первому входу элемента ИЛИ 16 подключен выход формирователя 17 временного интервала, к второму входу — выход порогового счетчика 18. Выход элемента

ИЛИ 16 соединен с управляющим входом ключевого элемента 15 и входом обнуления порогового счетчика 18 и формлравателя 17 временного интервала, Формирователь временного интервала

17 предназначен для установления временного интервала анализа информации, поступающей на вход порогового счетчика 18. В качестве формирователя 17 временного интервала используется счетчик, порог срабатывания которого выбирается исходя из допустимой вероятности трансформации сообщений, длины кодовых ограничений, корректирующей способности квазиортогональнаго несистематического свертачного кода, Пороговый счетчик 18 предназначен для подсчета количества сигналов ошибок, поступающих с второго выхода первого анализатора 9 синдрома. и выдачи сигнала о наличии ошибок в случае перейолнения. Порог срабатывания порогового счетчика 18 выбирается исходя из корректирующих свойств кваэиортогональнаго несистематического сверточного кода и требований па допустимой вероятности трансформации сообщений.

Блок 19 задержки кодовой последонательности предназначен для задержки кодовой последовательности и представляет собой два регистра сдвига, длина которых . выбирается согласно требуемому времени задержки. Первый и второй входы блока 19 подключены к одноименным выходам канала 3 связи, первый и второй выходы подключены соответственно к первым и вторым входам второго вычислителя 20 синдрома и второго блока 22 сумматоров по модулю два.

Второй вычислитель 20 синдрома предназначен для умножения задержанных кодовых последовательностей квазиортогонального несистематического сверточного кода на порождающие многочлены ортогонального несистематического сверточного кода Ра2 (х) и Pp) (х) и для фармиравания синдрамной последовательности, Второй вычислитель 20 синдрома представляет собой регистры сдвига и сумматор по модулю два. Длина регистров сдвига и их связи с сумматором по модулю два определяются видам порождающих многачленов Ра1 (х) и Ppz (х) ортогонального

10 несистематического свертачного кода. Выхад второго вычислителя 20 синдрома подключен к информационному входу второго анализатора 23 синдрома.

Второй вычислитель 21 оценок предназначен для формирования сигналов оценок Е, ортогональных относительно информационного символа, из задержанных кодовых слов ортогонального несистематического сверточного кода и представляет собой регистры сдвига, связанные с сумматорами по модулю два.

Длина регистров сдвига, число суммато15

20 рав по модулю два и их связи определяются структурой проверок для каждых конкретных порождающих многочленов ортогонального несистематического сверточного кода, Выходы второго вычислителя 21 оценок подключены к информационным входам второго коммутатора 24, первый выход — к управляющему

30 входу второго анализатора 23 синдрома, управляющий вход соединен с выходом первого блока 26 запрета коррекции, а первый и второй входы — с соответствующими выходами второго блока 22 сумматоров по модулю два.

Второй блок 22 сумматоров по модулю два предназначен для исключения из расобразованных умножением информационной последовательности M (х) на дополнительные порождающие многочлены Рд1(х) и

Рд2 (х). Второй блок 22 сумматоров по модулю два представляет собой сумматоры по модулю два. Первый и второй входы второго блока 22 сумматоров подключены к соответствующим выходам блока 19 задержки кодо50 вай последовательности, третий и четвертый входы — соответственно к первому и второму выходу третьего декодера 30, Второй анализатор 23 синдрома предназначен для хранения синдромнай после55 довательнасти и представляет собой регистр сдвига с обратными связями для записи последовательности синдромов S u соединенный с ним логический блок, вырабатывающий сигналы Т согласно выра>кению (1), Управляющий вход содинен с смотрения на выходах второго вычислителя

40 21 оценок дополнительных проверочных последовательностейей М (х) Рд1 (х) и М (х) Рдг (х), выходом КорреКТор8 31 синдрома, выходы соединены с вторыми управляющими входами второго коммутатора 24, Второй коммутатор 24 предназначен для исключения из рассмотрения на входе второго мажоритарного элемента 25 той оценки Е, номер которсй совпадает с номером отличной от нуля функции Т1, в случае, если То = 1. K первому управляющему входу второго коммутатора 24 подключен второй выход второго мажоритарного элемента 25, выходы второго коммутатора 24 подключены к соответствующим информационным входам второго мажоритарного элемента

25, Второй мажоритарный элемент 25 предназначен для принятия решения о достоверности принятых символов по боль,шинству ортогональных оценок Е на первом выходе, а также для формирования на втором выходе на основе оценок Е сигнала То согласно выражению (2). Второй выход второго мажоритарного элемента 25 соединен с первым входом первого блока 26 запрета коррекции, Первый 26 и второй 27 блоки запрета коррекции предназначены для запрета выдачи информации с выходов второго 25 и первого 11 мажоритарных элементов соответственно на время, необходимое для очистки регистров сдвига первого вычислителя

6 синдрома, первого анализатора 9 синдрома, первого 7 и второго 21 вычислителей оценок, декодеров 12, 13 и 30 по управляющему сигналу с выхода блока 28 управления коррекцией. Выход первого блока 26 запрета соединен с управляющим входом второго вычислителя 21 оценок и первым входом кооректора 31 синдрома и входом третьего декодера 30. Выход второго блока 27 запрета подключен к управляющему входу первого вычислителя 7 оценок и к объединенному входу первого 12 и второго 13 декодеров, Блок 28 уп ра вл ения коррекцией предназначен для выдачи управляющего сигнала на первый вход второго блока 27 запрета и через блок 29 задержки сигнала запрета коррекции на второй вход первого блока 26 запрета. Блок 28 управления коррекцией (фиг.2) содержит последовательно соединенные блок 32, блок 33 и блок 34, выход которого подключен к своему входу обнуления и входу обнуления блока 32, вход которого является входом блока 28 управления коррекцией, а выход — выходом блока 28 управления коррекцией и подключен к первому входу блока 33, к первому входу которого подключен второй вход блока 28 управления коррекцией, а выход соединен со счетным входом блока 34, В качестве

55 блока 32 используется Т-триггер, в качестве блока 33 используется элемент И, в качестве блока 34 — пороговый счетчик, порог срабатывания которого выбирается равным длине кодового ограничения кваэиортогонального несистематического сверточного кода, Второй вход блока 28 соединен с выходом порогового счетчика 18, первый вход — с вторым выходом генератора 14 импульсов, а выход— с первым входом второго блока 27 запрета и входом блока 29 задержки сигнала запрета коррекции, Блок 29 задержки сигнала запрета коррекции предназначен для задержки управляющего сигнала запрета коррекции, подаваемого на второй вход первого блока

26 запрета, Блок 29 представляет собой регистр сдвига, длина которого выбирается согласно требуемому времени задержки, Третий декодер 30 предназначен для умножения декодированной с задержкой информационной последовательности на многочлены Рд1 (х) и Рд (x). Третий декодер представляет собой регистр сдвига, связанный с сумматорами по модулю два, длина которого и связи с сумматорами по модулю два определяются видом многочленов Рд1 (х) и Рдг (х). Вход третьего декодера 30 подключен к выходу первого блока 26 запрета, первый и второй выходы подключены соответственно к третьему и четвертому входам второго блока 22 сумматоров по модулю два, а третий выход — является информационным выходом устройства.

Корректор 31 синдрома предназначен для коррекции соответствующих разрядов сдвига второго анализатора 23 синдрома и представляет собой сумматор по модулю два, второй вход которого подключен к первому выходу второго вычислителя 21 оценок, первый вход — к выходу первого блока

26 запрета коррекции.

При работе устройства возможны три случая: декодирование информации происходит при отсутствии ошибок, декодирование информации происходит при наличии ошибок, уровень которых меньше или равен корректирующей способности ортогонального несистематического сверточного кода. декодирование информации происходит при наличии ошибок, уровень которых больше корректирующей способности ортогонального несистематического сверточного кода.

При декодировании информации в первых двух случаях устройство работает аналогично с известным с той разницей, что выдача символов информационной последовательности осуществляется с некоторой задержкой. При декодировании информации.в третьем случае появляется воэмож1714812

25

55 ность обнаруживать не только ошибки, вес которых больше веса ошибок, которые способен исправлять ортогональный несистематический сверточный код, но и устранить эффект размножения ошибок, возникающий в известных устройствах, Кодек работает следующим образом.

В исходном состоянии в регистрахсдвига первого 4 и второго 5 кодеров, первого вычислителя б синдрома, первого анализатора 9 синдрома, первого вычислителя 7 оценок, декодеров 12, 13 и 30, второго вычислителя 20 синдрома, второго вычислителя 21 оценок, второго анализатора 23 синдрома, блока 19 задержки кодовой последовательности, блока 29 задержки сигнала запрета коррекции записаны нулевые сигналы. Содержимое порогового счетчика

18 и формирователя 17 временного интервала также равно нулю. Выход генератора

14 импульсов ключевым элементом 15 отключен от входа формирователя 17 временного интервала. В первом 11 и втором 25 мажоритарных элементах установлено по) 1+1 роговое значение Z 2, где! — число ортогональных оценок, В пороговом счетчио омин ке 18 установлен порог у ) 2 допустимого числа ошибок на интервале W тактов в принимаемых иэ канала 3 связи закодированных последовательностях. Сигнал с выхода порогового счетчика 18 появляется в том случае, если пороговое значение у оказывается превышенным.

Блок 28 управления коррекцией по сигналу с выхода порогового счетчика 18 выдает управляющий сигнал, запрещающий выдачу информации с первого 11 и второго 25 мажоритарных элементов на время, равное п к — длине кодового ограничения квазиортогонального несистематического сверточного кода. В формирователе 17 временного интервала установлен порог числа тактов W u сигнал на его выходе появляется в случае, если число W оказывается превышенным.

Время задержки блока 19 задержки кодовой последовательности и блока 29 задержки сигнала запрета коррекции установлено равным пак.

На вход кодека (вход кодера 4) в последовательном коде поступают с тактовым периодомдТ сигналы двоичной информационной последовательности М (х), Эта последовательность продвигается с тактовой частотой по разрядам регистра сдвига кодера 4 и далее по.разрядам регистра сдвига кодера 5. В процессе этого движения последовательность М (х) преобразуется в последовательности вида

М (x) (P (x) + P (x) X ) = M (x) Ркг (x), (3)

M (x) (Р01(x)+ Рд1(х) х )= М (х) Р 1(х), которые поступают в последовательном коде на входы канала 3 связи. При этом сигналы проверочных последовательностей M (х)»

10 i Рк1 (х) и M (х) Ркг (x) искажаются воздействием помех Е1(х) ь Ег (х), т,е. из канала 3 связи поступают двоичные последовательности вида

Пр (x) - M (x) Рк (x) + Е1 (x), (4)

Пг(х) М(х) Ркг(х)+ Ег(х), В случае отсутствия ошибок, т,е. E i (х)=Ег (x) = О, последовательности вида (3) поступают в разряды регистров сдвига первого вычислителя 6 синдрома и продвигаются по ним с тактовой частотой, В процессе этого движения эти последовательности преобразуются в последовательности вида

П1 (х) Рог (х) = M (х) Рк1 (х) Рог (х), (5)

Пг (x) Р01 (x) = М (х) Ркг (x) Pp> (x), которые поступают на вход сумматора по модулю два, в котором покомпонентно сравI

30 ниваются с последовательностью M (х) (P (х)+

+ Р (х)), поступающей на третий вход первого вычислителя 6 синдрома с выхода первого декодера 12, т,е, д(х г= П1(x) Рог (x)+ Пг(x) P01(x)+ M(x)x

35 (Р {x)+ Р (x))= M (x) {Р01(x) Рог(х)+ Рд1(х) Рог;. (x) x + Рог (x) РОТ (x) + Рдг (x) Р01 (x) x + Рог (x) Рд1 (x) + Р01 (x) Рдг (x)) = О, Таким образом, если в канале 3 связи ошибок не возникло, то в регистр сдвига первого анализатора 9 синдрома записывается нулевой синдром S (x) = О. Одно ременно с этим последовательности вида (3) поступают на первый и второй входы первого блока 8 сумматоров по модулю два, на третий и четвертый входы которого поступают последовательности М (х) Рд1 (x) и М (x)»

"Рдг (x) с выходов второго декодера 13. На первом и втором выходах первого блока 8 сумматоров по модулю два формируются последовательности ортогонального несистематического сверточного кода М (x) Po> (х) и М (x) Рог (х), которые поступают на входы первого вычислителя 7 оценок, На выходах первого вычислителя 7 оценок на каждом такте работы происходит формирование сигналов оценок Е, ортогональных относительно каждого информационного символа последовательности M (х). Эти оценки поступают на первый коммутатор 10, где происходит исключение из рассмотрения на

16 соответствующем входе первого мажоритарного элемента 11 той оценки Е1, номер которой совпадает с отличной от нуля функцией Т1, в случае, если To = 1 (т,е. в случае, когда возникла двукратная ошибка). Если В канале 3 связи ошибок не произошло, следовательно, То = О, и первые выходы nepaoro анализатора 9 синдрома не подключаются к пе рным управляющим входам коммутатора

10, Система оценок Е поступает на первый мажоритарный элемент 11, где на каждом такте раооты происходит принятие решения о достоверности каждого символа информационной последовательности. Далее информационная последовательность M (xj через второй блок 27 запрета поступает на входы декодеров 12 и 13 (так как сигнал на первом входе Второго блока 27 запрета кор, рекции отсутствует), где ойа продвигается с тактовой частотой по разрядам регистра .сдвига, В процессе этого движения последовательность M (х) на выходе первого декодера 12 преобразуется н последовательность вида

М (х) (Р (х) + Р (х)) — M (х) (Р02 (х) Рд1 (х) +

+P01 (х) Рд (x)j, (6) которая поступает на управляющий вход первого вычислителя 6 синдрома, на выходах второго декодера 13 — в последовательности вида

У (х) РД1 (х), (7)

M (х) Рдг (х), которые поступают на третий и четвертый входы первого блока 8 сумматоров по модулю два, Нулевой синдром, записанный в регистр сдвига первого анализатора 9 синдрома, не оказывает влияние на содержимое порогового счетчика 18, состояние формирователя 17 временного интервала, ключевого элемента 15 и блока 28 управления коррекцией. Кроме того, каждый символ информационной последовательности M (х) по цепи обратной связи с выхода второго блока 27 запрета коррекции поступает на управляющий вход первого вычислителя 7 оценок в соответствующие разряды регистров сдвига и одновременно сигнал Е с первого выхода первого вычислителя 7 оценок поступает на управляющий вход первого анализатора 9 синдрома.

Задержанные блоком 19 задержки кодовой. последовательности кодовые последовательности вида (4) поступа1от

Одновременно на первые и вторые входы второго вычислителя 20 синдрома, продвиrBAcb flo HvIt4 c TBKToBoA частотой. 8 ПРоц8Ссе этого движения эти последовательности преобразуются н последовательности вида

55 (з) н цалее В разряды реГис! ря сдниГB I3TQpoГО Янализа1ора 23 синД330ма, < Як как, пО

,<слОВию, В KBHBf18 3 связи ошибок He fipo изошло, То В реГистр сдниГЯ ВтороГО анализатора 23 синдрома записывается нулевой синдром, Одновременно с этим последовательности нида (4) постугlа1от HP Г18рный и

Втсрой Входы Второго блока 22 суMMBTopoe

Г10 модулю два, ня третий и четвертый нхОды котОрОГО посту

ВТОООГО 531ОКВ 22 Сум 1BTÎpOÂ ПО МОД301Ю ЦВЯ формируются последовательности ортогонального несистематического снерточного кода 141 (х) Р01 (х) и Ч (х) Рор (x), котopf!8 поступают на входы втopоro Вычислителя 21 оценок. На выходах второго Вычислителя 21 оценок ня каждом такте работы происходит формирование Сигналон Оценок Е . ортогонй1 ьных ОГНОсительно кяждОГО ин ЙормяциoHHof О символа последонятел1<ности М (x)

3TI1 Оценки пОстуГ1яют на ВтОрой кОммутятор 24, где происходит искл.оченио из рясСМОТ08НИЯ HB BXO !BX 13TOPOf 0

1«1Я31 Опитарного элемента 2 3 l-ой оцецки номер которой cuer!BrfB8T с отличной от нуля функцией i, н сл>чае, если Г = 1. Так как В каннл8 3 связи ОшибОк не проиeoшлс, следовательно, То = О, Выходы Второг0 анализатора 23 синдрома не ПОДKë!O !BIOòñÿ к

П8РВЫМ УПРЯВЛЯ!ОЩИМ (3ХОДЯМ i3TÎPQf 0 KOMIQTBT0pB 24, Сист8мя ортОгоняльныx Оц8í0; Е1 поступает на Второй мажоритарчый элемент 25, rp!8 HB каждом так i 8 рабОТLi происходит принятие решсния о достоверности каждого символа информационной последовательности M (х), Далее Н1 формационная последовательность M (x) поступает на первый Вход первого блока 26 запрета к00рекции, с ВЬ1ходя котОООГО OHB поступает на вход TpeTI:его декодера 30, где OHB проднигается с тактовой частотой по разрядам регистра сдвига и выходит ня информационный выход кодека. В процессе этого движения последовательность M (X) ня выходе третьего декодера 30 преобразуется н послеДОнательности Вида (7), которые поступа1от на соответствующие входы Второго блока 22 сумматоров по модулю дна. Кроме

ТОГО, кяждь и имнол декОдиронянной информационной послецонательности по цепи обратной связи поступает на управляющий вход второго вычислителя 21 оценок н cooTaeTcl Вующие разряды регистров сдвига и на первый вход корректора 31 синдрома, на второй нход которого одновременно поступает сигнал Е1, Выходной сигнал с Выхода корректора 31 синдрома постуГ168T на уп3янля<ошиЙ Вход gfoporo

1714812

10

Так как синдром, записанный в регистре сдвига первого анализатора 9 синдрома ненулевой, то пороговый счетчик 18 осуществляет подсчетчисла ошибок, поступивших с второго выхода первого анализатора 9 синдрома на его счетный вход. Одновременно сигналы ошибок с второго выхода первого анализатора 9 синдрома поступают на первый вход ключевого элемента 15, подключая выход генератора 14 импульсов к входу формирователя 17 временного интервала. Поскольку, ro условию, количество ошибок мало, формирователь 17 временного интервала подсчитывает W тактов и формирует на своем выходе сигнал раньше, чем переполняется пороговый счетчик 18. Сигнал с выхода формирователя 17 временного интервала через элемент ИЛИ 16 осуществляет сброс содержимого формирователя 17 временного интервала и возвращает в исходное состояние ключевой элемент 15, отключив выход генератора 14 импульсов от входа формирователя 17 временного интервала. На выходе порогового счетчика 18 сигнал не появляется, блок 28 управления коррекцией сигнала запрета коррекции не выдает, Задержанные блоком 19 кодовые последовательности вида (4) поступают на первые и вторые входы второго вычислителя 20 синдрома, продвигаясь по ним с тактовой частотой. Б процессе этого движения эти последовательности преобразуются к виду (8) и поступают на вход сумматора по модулю два, с выхода которого записывают в регистр сдвига второго анализатора 23 синдрома ненулевой синдром. Одновременно с этим последовательности вида (4) поступают на первый и второй входы второго блока

22 сумматоров оо модуля два, а с его выходов снимаются последовательности ортогонально;о несистематического сверточного кода, пораженные двукратной ошибкой. и поступают на входы сумматора по модулю два, на котором покомпонентно сравниваются с последовательностью M (х) (Р (х) + Р 20 (х)), поступающей на третий вход первого вычислителя 6 синдрома с выхода первого декодера 12, т.е.

/ / д(x)= П1(х) Pm(x)+ П2 (х) Ро1(х)+ M (х)к 25 к (Р (х) + Р" (х)) = (М (х) Рк1(х) + Е1 (х)) Ро1 (х) +

+(М (х) Рк2 (x) + Е2 (х)) Р02 (x) + M (x) Pm (х) Рд1 (х) + M (х) Ро1 (x) Рд (x)+0. анали атора 23 синдрома в соответствующие разряды регистров сдвига.

В случае, если в канале 3 связи на длине кодового ограничения возникла однократная или двукратная ошибка, кодек работает следующим образом.

Как и в предыдущем случае, последовательности вида (4) поступают в разряды регистров сдвига первого вычислителя 6 синдрома и продвигаются по ним с TGKToBQA частотой hT. В процессе этого движения эти последовательности преобразуются к виду

1 (x) Pm (x) = (M (x) P<1 (x) + E1 (x)) Pm (x), (8)

2 (x) Р01 (х) = (M (x) Рк2 (x) + Е2 (х)) PP1 (x), Таким образом, в регистр сдвига первого анализатора 9 синдрома записывается ненулевой синдром, Одновременно с этим последовательности вида (4) поступают на первый и второй входы первого блока 8 сумматоров по модулю два, а с его выходов снимаются последовательности ортогонального несистематического сверточного кода, пораженные одно- или двукратными ошибками, которые поступают в первый вычислитель 7 оценок. Пусть для определенности в канале 3 связи возникла двукратная ошибка, тогда в соответствии с алгоритмом работы кодека, в первом коммутаторе 10 происходит исключение из рассмотрения на входе первого мажоритарного элемента 11 той оценки Е, номер которой совпадает с отличной от нуля функцией Т, формируемой в первом анализаторе 9 синдрома, и подключаемой к первым управляющим входам коммутатора 10 при Т, = 1, Скорректированная система оценок Е1 поступает на первый мажоритарный элемент 11, где происходит принятие решения о достоверности каждого информационного символа последовательности М (х). Так как кратность возникшей в канале 3 связи ошибки не превышает корректирующей способности ортогонального кода, то на приемной стороне 2 происходит исправление двукратной ошибки. Далее информационная последователь30

55 ность поступает через второй блок 27 запрета на декодеры 12 и 13. В процессе движения последовательности М (х) по разрядам регистра сдвига первого декодера 12 на его выходе формируется последовательность вида (6), которая поступает на третий вход первого вычислителя 6 синдрома, на выходах второго декодера 13 формируются последовательности вида (7), которые поступают на соответствующие входы первого блока 8 сумматоров по модулю два. На выходах последнего формируются последовательности вида

fM (х) Рк1(х)+ Е1(х))+ M (х) Рд1(х). (9) (М (х) Рк (х) + Е2 (х)) + M (х) Рл2 (x) В соответстВии с а!)Гор))тк)()м ))або Гы;!„ Дека Во Второ&:! I(OMM>!Tà(оре 24 происход!-Г. исключение из рассмотрени 1 ня Входе Второго мажоритарного злемента 25 —.Ой ОценKN 1=1, номер I(GTGPGA GGB!!8P86T с oг!)ii:гно)1 от нуля функцией 11, формируемой во втором анализаторе 23 синдрома и подключаемоЙ к п6 оным уп р явля ющи!м входам 8 Top or"О коммутатора 24 при Т =.- 1. Скорректированная система оценок Е1 ПОСT1!r!86T Н8 ВТOGGA мажоритарный злемент 25, где происходи) принятие решения о достоверности ка>кт!ОГо информационного символа последовательности М )х), Далее »iH()>opMBBIHGHH81. послеДОвательность М (x) через пеОВЬ!й бло. <

26 запрета коррекции поступает НЯ вход третьего декодера 30, Гдс формируIOTG)I I" следовательности Вида(7), которые г)оступаiGT H8 ВхОды ВТОРОГО блока 22 c /ммато ров и с модулю два. Одновременно с этим сигнал с, выхода первого блока 26 запрета коррекции поступает НЯ управляющий вход вычислителя 21 оценок и на первый вход корректора

31 синдрома. Па соответствующим сигналам происходит коррекция соотнетству)ощих разрядов регистра сдвига второго

Вычислит6ля 21 Оценок и ВтОООГО анализатора 23 синдрома, С третьего выходя треть=,ro декодера ЗО неискаженная и формация ïoступает получателю, Очередной сигнал вызывает повторение описанных операций, В случае, если В кЯнале 3 сВязи НЯ Длине кодового ограничения возникла трех- и более кратная ошибка, исправляющей способности ортогонального несистематическс!о сверточного кода, входящего в состав квяЗИGРТGГGНЯЛЬНOГО H6OÈÑTЕМЯТИЧЕСКОГ" сверточного кода, недостаточно дл-",;к;.орр:..ции ошибок. Работа кодека аналогична оп;.санному. Пороговый счетчик 1Б подсчитывает -!Исло импульсов Ошибок с второго выхода перного анализатора 9 синдрома и формирует сигнал ня выходе, если пооисходит егÎ переполнение на временном интервале W тактов, По сигналу с выхода порогового счетчика 18 блок 28 управления выдает сигнал на первый B>,oq второго блока 27 запрета и через бло- 29 на первый вход первого блока запрета 2б, которые прекряща от выдачу информации с первого мажоритарного злеманта,.1 и, спустя время задержки, установленное в блоке

29 задержки сигнала запрета коррекции, со второго мажоритарного злементя 25. Таким! образом, отключая цепи выдачи информационной последовательности с первого м:жоритарного зламанта 11 на Время, равное

ДЛИНЕ КОДОВОГО ОГРЯНИЧЕНИЯ П к, МЫ ОЧИ()!Яем от возникшей ошибки регистпы сдвига первого вычислит;ля 7 оценок, парного ана>l!, .:,и>!;--, 9 с! Hдосма парног.;с !

- "61-" ":деФ» - заг)!16!!)ая Выдачу инАоомаи- 4 : - ь)>(О!48 второго мяжс!Ритарного зле " е" г 2(-", предо вращаем выдачу ! !3: у L . .": T а ri Io 1 с !< 8 >к 1: ) 1 ! О :! I H rn o o i!,!! я () !,1 и и . -!)! 8èå !. ь!!и!Як!и !акоцировя!!Иг! Очи),;!811

p6I ис,Ры сдвига второго вь!чl iслителя 21 ..." = : . и второго анализатора 23 синдрома., 16возможность ВыДач!1 инфООмЯЦион11,) !.,„;.,, Г)(1!с!)едо нате!Льности,у1 (g) g выхода второго декодера 13 объясняется Т6М, что . I8::)Оь:ент Вьы!дачи сигналя на втОРОЙ ВХОД е)) ". !>, „ Олокд 2 88!!Р61 я i

И(. )(Я>ке-; ) HОИ !1H()>(!PMß ЦИÎH HОИ П 0(,II ЕBДОBЯ-ельн(>сти может быть выдана получател)О, ;ОГ(!а к8к использОнанна,!)акодирования

3 даp»1(ян НОЙ !<Одо ной песi:,адО Вятал ьнОс-и и выбор времени задержки в блоке 29 задержки сигнала управления коррекцией

2Î позволяет исключить выдачу получателю ис:..яжанной информац!)он«ой последовяТел ЬНОСТИ, Г:О истечении нра..-:ани запрета коррак-! ии блок 28упранления коррекцией прекра25 лает выдачу сигнала запрета коррекции. К .)тс;::у времени B раг.)страх сдвига первого

ИGB.:,:теля б Оценок, парного а;-, Ялизатора

9 с:ч,;:.:О!";;:., I i6pBor() 12 и второго 13 дакоде00!) ., (GGGГO вычислителя 21 О!)скок, BTÎРОЗО го анализатора 23 синдрома записаны с!Лгналы, не искаженные воздействием обн,"Ру><ан:-)Ой ошиски, и декодирование информации продолжается согласно

or .;".8I )ому алгоритму.

35 гахн!!)частое преимущество предлагаа.;.oI D изобратени!я по срнвне II/ilo с извастым 00стоит в том, ITG достигается г;ень шаниа помехоустойчивости 88 счет B;.(BI!èÿ блока задержки кодовой r оследо40 -.8Tåël ности, второго блока сумматоров по

i :ioä)iëю дня, нтОРОГО нычислит6ля оценок, "roÐoão вычислителя синдрома, второго я)1=!лизяторя синдрОмя, ВтороГО коммутято

?8, второго ма>коритярного зламента, а так !5 >к" блока упоавлания коррекцией, первого и н 0 por! блоков зап Оата коррекции, блока задержки сигнала управления и третьего декодера и уменьшается вероятность ошибоч..ого декодирования. (Осрмула изобретения

1. 1<одах несистемати )еского сверточного кода, содержащий канал связи, ня передающей сторона — первый кодер, вход

55 которого является входом кодека, первый— тратий выходы первого кодера соединены с дноименными входами второго кодера, -, pBBIé и Второй Выходы которого подклю;6ны к Одноименным входам канала связи, -} Г1Р!116мной стороне - первый вычислитель

1714812

22 синдрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управляющими входами первого коммутатора, второй выход соединен со счетным входом порогового счетчика и первым управляющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента, выход которого подключен к информационному входу формирователя временного интервала, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к второму управляющему входу ключевого элемента и входам обнуления формирователя временного интервала и порогового счетчика, выход которого соединен с вторым входом элемента ИЛИ, первые и вторые входы первого вычислителя синдрома и первого блока сумматоров по модулю два попарно объединены и подключены к одноименным выходам канала связи, первый и второй выходы первого блока сумматоров по модулю два — к одноименным информационным входам первого вычислителя оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы котороro подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управляющему входу первого коммутатора, входы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислителя синдрома и третьему и четвертому

30 входам первого блока сумматоров по модулю два, управляющий вход первого анали- 40 затора синдрома .подключен к первому выходу первого вычислителя оценок, о т л ич а ю шийся тем, что, с целью повышения помехоустойчивости кодека, в него введены корректор синдрома, блок управления коррекцией, блок задержки сигнала управления коррекцией, первый и второй блоки .запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сумматоров по модулю доа. вычислитель оценок, коммутатор, мажоритарный элемент, третий декодер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным выходам канала связи и одноименным входам второго вычислителя синдрома и DToporo блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислителя оценок, оыходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управляющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управляющему входу второго вычислителя оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй и третий выходы которого — соответственно к третьему, к четвертому входам второго блока сумматоров по модулю два и к выходу устройства, второй вход и выход корректора синдрома— соответственно к первому выходу второго вычислителя оценок и первому входу второго анализатора синдрома, второй вход и выход которого подключены соответственно к оыходу второго вычислителя синдрома и вторым управляющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управления коррекцией, второй вход котоpqro подключен к выходу порогового счетчика, а выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции подключен к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управляющему входу первого вычислителя оценок.

2, Кодек по п.1, отличающийся тем, что блок управления коррекцией содержит пороговый счетчик, элемент И и Т-триггер, выход которого подключен к первому входу элемента И и является выходом блока, выход элемента И соединен со счетным входом порогового счетчика, выход которого под ;лючен к своему входу обнуления и входу обнуления Т-триггера, счетный вход которого и второй вход элемента И являются соответственно вторым и первым входами блока.

1714812

Фиг,2.

Составитель А. Снисаренко

Техред M.Ìîðãåíòàë Корректор М. Мэксимишинец

Редактор И. Горная

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 704 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5