Устройство для вычисления фундаментальных симметрических булевых функций

 

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для вычисления фундаментальных (элементарных) симметрических булевых функций. Цель изобретения - расширение функциональных возможностей за счет реализации фундаментальных симметрических булевых функций пяти переменных. Поставленная цель достигается тем, что устройство для вычисления фундаментальных симметрических булевых функций пяти переменных содержит три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, мажоритарный элемент с порогом два, мажоритарный элемент с порогом четыре, элемент ИЛИ-НЕ, пять информационных входов, три настроечных входа и один выход. Сложность устройства по числу входов логических элементов равна 23, а быстродействие, определяемое глубиной схемы, равно 3 т, где т - задержка на вентиль. Устройство работает следующим образом. На информационные входы поступают (в произвольном порядке) двоичные переменные xi, X2, хз, Х4, ХБ; на настроечные входы - сигналы настройки ui, U2, из, значения которых принадлежат множеству {0,1}; на выходе устройства реализуется фундаментальная симметрическая булевая функция F F(XI, Х2, хз, Х4, хз), определяемая вектором настройки u (ui, U2, из). 1 ил. 1 табл. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4802326/24 (22) 14.03.90 (46) 30,04;92. Бюл. ¹ 16 (72) Л.Б.Авгуль и В.П. Супрун (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 1661752, кл. G 06 F 7/00, 1989.

Авторское свидетельство СССР

N 1619246, кл, G 06 F 7/00, 1989. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ФУНДАМЕНТАЛЬНЫХ СИММЕТРИЧЕСКИХ БУЛЕВЫХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и микроэлектронике и предназначено для вычисления фундаментальных (элементарных) симметрических булевых функций. Цель изобретения — расширение функциональных возможностей за счет реализации фундаментальных симметрических булевых функций пяти переменных. Поставленная цель достигается тем, что устройство

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для вычисления фундаментальных симметрических булевых функций (ФСБФ) пяти переменных, Цель изобретения — расширение функ циональных возможностей устройства за счет реализации фундаментальных симметрических булевых функций пяти переменных.

Устройство для вычисления фундаментальных симметрических булевых функций содержит три элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА, два мажоритарных элемента и элемент ИЛИ-НЕ. При этом i-е входы (i = 1, 2, 3, 4) первого и второго мажоритар Ж,, 1730б1б Al для вычисления фундаментальных симметрических булевых функций пяти переменных содержит три элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА, мажоритарный элемент с порогом два, мажоритарный элемент с порогом четыре, элемент ИЛИ-НЕ, пять информационных входов, три настроечных входа и один выход. Сложность устройства по числу входов логических элементов равна 23, а быстродействие, определяемое глубиной схемы, равно 3 t, где т — задержка на вентиль. Устройство работает следующим образом. На информационные входы поступают (в произвольном порядке) двоичные переменные х1, х2, х3, х4, х5; на настроечные входы — сигналы настройки и1, щ, Uz, значения которых принадлежат множеству (0,1); на выходе устройства реализуется фундаментальная симметрическая булевая функция F = F(x1, х2, хз, х4, х5), определяемая вектором настройки U = (и1, UQ, U3), 1 ил, 1 табл, ных элементов соединены с i-м информационнымым входом устройства. Первый настроечный вход устройства соединен с первым входом первого элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА, j-й вход() =2,3,4,5) которого соединен с (j-1)-м информационным входом.устройства, Пятый информационный вход устройства соединен с шестым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и пятыми входами первого и второго мажоритарных элементов, выходы которых соединены соответственно с первыми входами элемента ИЛИ-НЕ, второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА. Вторые входы второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА

1730616 соединены с вторым и третьим настроечными входами устройства, выход которого соединен с выходом элемента ИЛИ-НЕ, Второй и третий входы элемента ИЛИ-НЕ соединены с выходами второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соответственно.

На чертеже представлена функциональная схема устройства для вычисления

ФСБФ.

Устройство содержит три элемента

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1, 2 и 3, мажоритарный элемент 4 с порогом два, мажоритарный элемент 5 с порогом четыре, элемент ИЛИ-НЕ 6, пять информационных входов 7...11, три настроечных входа 12, 13 и 14, выход 15.

Устройство для вычисления ФСБФ работает следующим образом. На информационные входы 7.„11 поступают двоичные переменные x>...хв (в произвольном порядке);на настроечные входы 12, 13, и 14 — сигналы настройки u<, uz и из соответственно, значения которых принадлежат множеству (0,1). На выходе 15 реализуется некоторая

ФСБФ М = Fg()() хг, хз, х4, хь), определяемая вектором настройки U = (u1, и2 03), где

i =0,1...„5, Реализуемые устройством ФСБФ и соответствующие им сигналы настройки приведены в таблице.

Отметим, что ФСБФ Fn = Fn(x1, х2, .„, хл) принимает значение единицы только на тех наборах переменных, которые содержат ровно !единиц, где 0 i (и (см., например, Поспелов Д.А. Логические методы анализа и синтеза схем. М„Энергия, 1974), Преимуществом устройства являются более широкие по сравнению с прототипом функциональные возможности. Так, устройство реализует 6 ФСБФ от пяти перемен5 ных, в то время как прототип реализует 5

ФСБФ от четырех переменных.

Формула изобретения

Устройство для вычисления фундаментальных симметрических булевых функций, 10 содержащее два мажоритарных элемента, причем i-е входы (i = 1, 4) первого и второго мажоритарных элементов соединены с i-M информационным входом устройства, о тл и ча ю ще ес я тем, что, с целью расши15 рения функциональных возможностей за счет реализации фундаментальных симметрических функций пяти переменных, оно содержит три элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА и элемент ИЛИ-НЕ, причем

20 первый настроечный вход устройства соединен с первым входом первого элемента

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, J-й вход (j == 2, 5) которого соединен с i-м информационным входом устройства, пятый информа25 ционный вход которого соединен с шестым входом первого элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА и пятыми входами первого и второго мажоритарных элементов, выходы которых соединены соответственно с пер30 выми входами элемента ИЛИ-НЕ, второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮЮ ДВА, вторые входы второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены с вторым и третьим настроечны35 ми входами устройства, выход которого соединен с выходом элемента ИЛИ-НЕ, второй и третий входы которого соединены с выходами второго и третьего элементов

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.

1730616

20

30

Составитель В.Супрун

Техред M,Ìîðãåíòàë Корректор Н,Ревская

Редактор Т.Орловская

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 1512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Устройство для вычисления фундаментальных симметрических булевых функций Устройство для вычисления фундаментальных симметрических булевых функций Устройство для вычисления фундаментальных симметрических булевых функций 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих арифметических устройствах для выполнения операции деления чисел

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных выII xi да Ui - у числительных системах для аппаратной реализации векторно-скалярных операций виY 1б{1, 2L} (L - количество компонентов векторного операнда) для действительных чисел,-представленных в дополнительном коде в форме с фиксированной запятой

Изобретение относится к области вычислительной техники и предназначено для выполнения операции умножения кодов без знаков, операции умножения в прямом коде , операции деления в прямом коде с авто9 (at) матическим определением делимого и делителя не меньшего делимого по модулю и операции деления в прямом коде с заданными делимым и делителем

Изобретение относится к вычислительной технике и может быть использовано для быстрого сложения десятичных чисел, представленных в двоично-десятичном коде

Изобретение относится к специализированным устройствам вычислительной техники и может быть использовано в кодирующих и декодирующих устройствах, работающих с элементами конечных полей полиномов GF(2m) при m S 3, например в устройствах системы компакт-диск

Изобретение относится к специализированным устройствам вычислительной техники и может быть использовано в кодирующих и декодирующих устройствах, работающих с элементами конечных полей полиномов GF(2m) при m S 3, например в устройствах системы компакт-диск

Изобретение относится к вычислительной технике и может быть использовано при построении аналого-цифровых интегрирующих машин и специализированных процессов , предназначенных для решений систем дифференциальных уравнений

Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах обработки информации и управления

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и устройствах, работающих в избыточной двоичной системе счисления с цифрами-1,6,1

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Изобретение относится к вычислительной технике, в частности к специализированным устройствам для обработки массивов информации в реальном масштабе времени, и может быть использовано в автоматизированных системах обработки изображений

Изобретение относится к радиотехнике, а именно к измерительной технике, и в частности может быть использовано в технике радиосвязи, например в синтезаторах частоты приемопередающих установок с программной перестройкой рабочей частоты (ППРЧ) в качестве умножителей частоты следования импульсов

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Изобретение относится к вычислительной технике и может использоваться при статистических исследованиях

Изобретение относится к вычислительной технике и может использоваться при статистических исследованиях

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к специализированным средствам вычислительной техники и предназначено для использования в стохастических вычислительных устройствах

Изобретение относится к вычислительной технике и может быть использовано в вычислительных и моделирующих устройствах, использующих вероятностные принципы представления и обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова
Наверх