Многовходовой одноразрядный сумматор

Авторы патента:

G06F7/50 - для сложения; для вычитания (G06F 7/49,G06F 7/544- G06F 7/556 имеют преимущество)

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров . Цель изобретения - расширение области применения за счет увеличения количества входов с четырех до шести. Цель достигается тем, что устройство содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ 21, 2,пороговый элемент 4 с порогом 2, пороговый элемент 5 с порогом 4 и элемент И 3,имеет шесть входов 6-11 и три выхода 12-14. На входы 6-11 подаются двоичные переменные xi, ха, хз, Х4, xs. xe, а на выходах 12-14 реализуются логические функции f0, fi, f2, соответствующие сигналам суммы младшего и старшего переносов. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4485758/24 (22) 22.09.88 (46) 30.04.92. Бюл. М 16 (72) Л.Е.Авгуль, Н.А.Егоров и В.П.Супрун (53) 681,325.5(088.8) (56) Патент США Р 3535502, кл. 235/174, опублик. 1970.

Авторское свидетельство СССР

bh 1374216, кл, G 06 F 7/50, 1986.

Авторское свидетельство СССР

NR 1658145, кл. G 06 F 7/50, 26.08.88. (54) МНОГОВХОДОВОЙ ОДНОРАЗРЯДНЫЙ СУММАТОР (57) Изобретение относится к вычислительной технике и микроэлектронике и предназ Ы2 1730620 А1 начено для построения быстродействующих арифметических устройств ЭВМ и спецпроцессоров. Цель изобретения вЂ” расширение области применения за счет увеличения количества входов с четырех до шести. Цель достигается тем, что устройство содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 1, 2, пороговый элемент 4 с порогом "2", пороговый элемент 5 с порогом "4" и элемент И

3, имеет шесть входов 6-11 и три выхода

12-14, На входы 6-11 подаются двоичные переменные x), х, хз, х4, х5, х5. а на выходах

12-14 реализуются логические функции fo, ft, fz, соответствующие сигналам суммы младшего и старшего переносов. 1 ил., 1 табл.

1730620

i 1 ЕСли,>, xl k

j =1

РК(х1, х2, ..., хб, .= (6

О, если Х1 < k.

) вЂ” вЂ” 1

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих арифметических устройств

Э В М и спецп роцессо ров.

Цель изобретения вЂ” расширение области применения за счет увеличения количества входов с четырех до шести, На чертеже представлена схема шестивходового одноразрядного сумматора.

Сумматор содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 1 и 2, элемент И 3, порогoBblA элемент 4 с порогом "2", пороговый элемент 5 с порогом "4", шесть входов

6 вЂ” 11, три выхода 12, 13 и 14.

Шестивходовый одноразрядный сумматор работает следующим образом, На входы 6-11 подаются двоичные переменные x1 вЂ” хб соответственно, на выходах

12, 13 и 14 реализуются логические функции

fp, f1 и f2 соответственно, составляющие двоичный код числа логических единиц, содержащихся во множестве входных сигнаЛОВ (Х1, Х2, Х3, Х4, Х5, X6f

К =, xj = 4f2+ 2f1+ fp.

) вЂ”- 1

Логические функции fp, f1 и f2 реализуются сумматором согласно следующим выражениям:

fp вЂ” X1 Г Х2 + ХЗ + Х4 . :- Х5 Ь Хб;

f1 =X1X2X3X4X6X6 + F2(X1 Х2, Х3, Х4, Х5, Хб)+

+ F4(x1, х2, х3, х4, х5, хб);

f2 = F4(x1, х2, х3, х4, х5, хб), где функции пороговых элементов 4 и 5 с порогом k (k = 2,4) on ределяются как

10 Значения реализуемых сумматором логических функций fp, f1 и f2 представлены в таблице, Формула изобретения

Многовходовой одноразрядный сумма15 тор, содержащий два элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, первый пороговый элемент, имеющий значение порога "2", и элемент И, причем входы сумматора с первого по четвертый соединены с соответствующи20 ми входами первого элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, элемента И и первого порогового элемента, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом суммы сумматора, выходы

25 элемента И и первого порогового элемента соединены соответственно с первым и вторым входами второго элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, выход которого соединен с выходом младшего переноса суммато30 ра, отличающийся тем, что, с целью расширения области применения за счет увеличения количества входов с четырех до шести, сумматор содержит второй пороговый элемент, имеющий значение порога "4", 35 входы которого соединены с входами сумматора с первого по шестой, а выход соединен с третьим входом второго элемента

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и с выходом старшего переноса сумматора, пятый и ше40 стой входы которого подключены к соответствующим входам первого элемента

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемента И и первого порогового элемента, 1730620

Таблица истинности логических Функций, реалиэуемых аестивходовым одноразрядным сумматором!

1 !

О 1

l О

О.О

О ,О

1 О

1 .О

О О

0 . О

О .

1, 1

1 О

1 0

О 1

1 О

1 0 .! О

1 О

1 !

О.

0 О

О О

О 1

О О

О 1

О I

О 1 О 1

О 1

1 О

О 0

О I

0 1

О 1

1 О

О 1

0 1

1 О

О 1

1 О

1 0

О О

О 1

0 1

0 I

О 1

О I

О 1

1 О

О 1

1 О

О 1

1 О

0 . 1

I 0

0 !

О.

О !

Похожие патенты:

Двоично-десятичный сумматор // 1728859

Изобретение относится к вычислительной технике и может быть использовано для быстрого сложения десятичных чисел, представленных в двоично-десятичном коде

Последовательный к-ичный сумматор // 1721601

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных устройств, работающих в коде 1 из К

Блок формирования переноса сумматора // 1718214

Изобретение относится к вычислитель1 ной технике и может найти применение при построении арифметических устройств

Контролируемый сумматор // 1714603

Изобретение относится к вычислительной технике

Суммирующее устройство // 1714591

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств обработки массивов чисел'

Устройство для сложения чисел с переменным основанием системы счисления // 1714590

Изобретение относится к вычислительной технике и может быть использовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также формирования дискрет-| ной сетки частот

Многовходовое последовательное суммирующее устройство // 1714589

Изобретение относится к вычисли-' тельной технике и может быть использовано при построении последовательных умножителей двоичных кодов

Конвейерный сумматор // 1714588

Изобретение относится к вычисли*- тельной технике и может быть использовано в высокопроизводительных уст-*- ройствах обработки информации и в устройствах цифровой обработки сигналов

Контролируемый сумматор // 1702371

Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах

Формирователь переноса // 1702361

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических цифровых устройств на КМДП-транзисторах, в частности многоразрядных параллельных сумматоров-вычитателей и схем сравнения

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Сумматор кодов "1 из n" // 2129730

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Нейропроцессор, устройство для вычисления функций насыщения, вычислительное устройство и сумматор // 2131145

Вычислительное устройство // 2132083

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Способ суммирования чисел // 2145113

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Схема ускоренного переноса (варианты) // 2149443

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Одноразрядный сумматор на моп транзисторах // 2152641

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Схема ускоренного переноса (варианты) // 2155371

Реконфигурируемый асинхронный сумматор-умножитель // 2159464

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда