Устройство для деления чисел на константу 2 @ + 1

 

Изобретение относится к вычислительной технике и позволяет вычислять частное Хот деления на константу (21+1) на комбинационной схеме, т.е. за один такт. Целью изобретения является повышение быстродействия . Устройство содержит элементы НЕ 2.1 и первый сумматор 1.1. домножающие делимое А на величину , а также последующие сумматоры 1.2-1.г, домножающие полученный результат на ряд величин (2+1), (2+1) и т.д., так что 1-й сумматор группы домножает на величину 2 I - Н (2 устройства результат А(2 + 1)...(2 I) и это определяет на выходе результат А(2Ч)(22{+1)(241+ + 1) + 1)...(2 2ГЈ X (2 -1), т.е. искомую величину X в старших разрядах результата. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s1)s G 06 F 7/52

ГОСУДАР СТВ Е ННЫ Й КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ 4 (л)

О л

M (21) 4815963/24 (22) 17.04,90 (46) 30.04;92. Бюл, гФ 16 (71) Одесский политехнический институт (72) А.В,Дрозд, Е.Л.Полин, Е.B. Беликова и Ю, В,Дрозд (53) 681,325(088.8) (56) Авторское свидетельство СССР

N 1490675, кл. G 06 F 7/52, 1987.

Авторское свидетельство СССР

М 1658149, кл. G 06 F 7/52, 1989. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ

НА КОНСТАНТУ (2+1) (57) Изобретение относится к вычислительной технике и позволяет вычислять частное

Х отделения на константу (2+1) на комбина1 ционной схеме, т,е. за один такт. Целью изо. Ж, 1730624 А1 бретения является повышение быстродействия, Устройство содержит элементы Н Е

2.1 и первый сумматор 1.1, домножающие делимое А на величину 2-1, а также после1 дующие сумматоры 1.2-1.r, домножающие полученKûé результат на ряд величин (2 +1), {2 +1) и т,д„так что i-й сум41 матор группы домножает на величину

i — 1.1. (2 + i) и это определяет на выходе устройства результат А(2-1)(2 +1)(2 +

2! 11 . 2Г 1(+ 1)...(2 +1)...(2 +1)

2 I

= Х (2 -1), т,е. искомую величину Х в старших разрядах результата, 1 ил.—

1730624

Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ.

Известно устройство для деления, содержащее сумматор, регистр делимого, регистр делителя и матрицу умножения.

Недостатком устройства является его сложность, Наиболее близким к предлагаемому является устройство для деления на константу (2+1), содержащее первый сумматор, регистр делимого, промежуточный регистр, группу элементов И, счетчик, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ, группу элементов НЕ, причем п-разрядный информационный вход регистра делимого является входом делимого устройства, а выходы п разрядов регистра делимого соединены с соответствующими входами первой группы входов сумматора, i младших выходов сумматора соединены с первыми входами сооТветствующих элементов И группы, выходы которых являются выходами остатка устройства, выходы сумматора ((+1), (1+2), ..., n соединены с информационными входами промежутонного регистра \-è выход промежутонного регистра, i = 1, и-f+1. соединен с входом соответствующего элемента Н Е группы, выход которого соединен с -м входом второй группы входов сумматора, первый выход промежуточного регистра соединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (1+1)-й выход сумматора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является старшим выходом остатка устройства и соединен с первым входом элемента И-НЕ, первый выход сумматора соединен с вторым входом элемента И-НЕ, выход счетчика соединен с входом разрешения счета счетчика и третьим инверсным входом элемента

И-НЕ, выход которого соединен с входом разрешения приема промежуточного регистра и вторыми входами элементов И группы, синхровход промежуточного регистра объединен с вычитающим входом счетчика и является тактовым входом устройства, вход сброса промежуточйого регистра объединен с входом установки счетчика и синхровходом регистра делимого и является входом запуска устройства, входы (и-1+1), „„ и второй группы входов сумматора вход переноса сумматора подключены к единичной шине, старшие выходы сумматора (1+1), ..., и являются выходами частного устройства.

Недостатком устройства является низкое быстродействие.

Цель изобретения — повышение быстродействия, На чертеже представлена структурная схема устройства.

Устройство содержит сумматоры 1,1, ..., 1.г (где г — точность вычислений), элементы

5 НЕ 2.1, „„2.п, вход 3 делимого устройства и выход 4 частного устройства. На входы 3 поступает делимое — п-разрядное двоичное число А, Получение искомого частного X можно

10 описать уравнением

A/(2+1) = X

А=2 X+X или (2) 15

2г — 1 2гL

А(2-1)(2 +1)...(2 + 1) = (2 -1)Х, 35 (3) где r — количество описанных домножений, дающих в правой части выражения величи40 гС

Гс ну (2 -1)Х, что определяет (2 С-и-1) точных разрядов результата.

Устройство вычисляет частное от деления величины А на (2+1) путем определения величины выражения, стоящего в правой части формулы (3).

Делимое А поступает на п младших входов первого слагаемого сумматора 1,1 через группу элементов НЕ 2.1, ..., 2,п, Это же делимое А поступает на входы второго слагаемого сумматора 1.1 с (l+1)-ro по (n+t)-й, т.е, сдвинутым монтажно на (разрядов, что соответствует величине 2 А. Сумматор 1.1 выполняет операцию вычитания з дополнительном коде, При этом с его выходов снимается величина А(2-1). Она поступает на следующий сумматор, который выполняет домнох ение величины А(2-1) на коэффици6 ент (2 +1). Величина А(2-1) поступает на

Отсюда следует, что частное X совпадает с делимым, сдвинутым на 1двоичных разряда в сторону младших разрядов, и ри этом имеет место погрешность, которая опреде20 ляется значением X. Эта величина тем меньше, чем больше величина сдвига, т.е. коэффициент при X в формуле (2), Эту величину сдвига можно увеличить умножая правую и левую части равенства на величину

25 (2-1). Тогда в правой части имеет место выf. ражение (2 -1). Дальнейшее увеличение ко2 эффициента достигается умножением правой и левой части на величину (2 +1), г( далее на величину (2 +1), вплоть до умноже41

30 г — 1 ния на величину(2 + 1):

1730624

55 (n+fJ младших входов первого слагаемого сумматора 1.2 и на входы второго слагаемого с (21+1)-ro по (n+3g-й сумматора 1.2, т.е. сдвинутой монтажно на 2 разрядов. Входы первого слагаемого с (пК+1)-го по (n+3g-й и 5

21 младших входов второго слагаемого сумматора подключены к нулевой шине. С выxo à сумматора 1.2 снимается величина

А(2-1)(2 +1). Для i-го сумматора на входы первого слагаемого с первого по (и+(2 - 10

i+1

-1)1+ -2)-й поступает величина А(2! — 2 1

1)(2 +1)...(2 +1), получен ная на выходах (i-1)-го сумматора. Эта же величина поступает на входы второго слагаемого 1-го сумматора с (2 +1)-го по (n+(2 -1)(+i-2)-й, т.е. монтажно сдвинутой на 2 6 разрядов. При этом с выходов сумматора снимается вели2 — 1 чина А(2-1)(2 +1)...(2 +1), Единица с выхода переноса (i-1)-го сумматора поступает на входы (п+(2 -1)$+i-1 и (п+(2 -1)(+i-1) сумматора!.С выходов сумматора 1,r снима2r 16 ется величина А(2-1)2 +1)...(2 +1).

По сравнению с прототипом устройство имеет большее быстродействие, Для прототипа общую задержку, вносимую устройством, можно оценить через задержку одноразрядного сумматора, так и k, где

k — количество тактов работы устройства, k ) — (+1. При этом обеспечивается п вычисление (п4) разрядов частного. В предлагаемом устройстве общую задержку можно определить через величину задержки в последнем сумматоре (n+2 "(+г-2) и единичных задержек(r-1) предыдущих сумматоров. т.е. величиной (n+2 (+2(r-1)-1). При этом вычисляется (2 "1-n) точных разрядов.

В таблице приведены значения указанных величин, включая общую задержку, причем для предлагаемого устройства количество сумматоров r выбирается таким образом, чтобы получать не меньшее количество точных разрядов результата, чем для прототипа.

Сумматоры реализуются на микросхеме

К155И МЗ.

Формула изобретения

Устройство для деления чисел на константу (2+1); содержащее первый сумматор и группу из (п4+1) элементов HE (где n— разрядность числа), выходы элементов НЕ соединены с входом соответствующих разрядов первого слагаемого первого сумматора, вход переноса которого соединен с входом логической единицы устройства, о тл и ч а ю щ ее с я тем, что, с целью повышения быстродействия устройства, в него введены сумматоры с второго по r-й (где r— точность вычисления результата), и элементы НЕ с (n-(+2)-го по п-й, причем входы элементов НЕ соединены с входом делимого устройства и входами разрядов с (1+1)-го по (и-+й второго слагаемого первого сумматора, входы разрядов с (и+1)-го по (п+4)-й первого слагаемого которого соединены с входом переноса первого сумматора, входы младших f разрядов второго слагаемого которого соединены с входом логического нуля устройства, выходы элементов НЕ с (п4+2)-го по п-й соединены с входами соответствующих разрядов первого слагаемого первого сумматора, выходы которого соединены с входами (n+t) младших разрядов первого слагаемого и входами разрядов с (21+1)-го по (и+31)-й второго слагаемого второго сумматора, входы разрядов с (и+1+1)-го по (n+3f)-й первого слагаемого и с первого по 2(-й второго слагаемого которого соединены с входом логического нуля устройства, выходы i-го сумматора (где i 2, ..., r) соединены с входами младших разрядов первого слагаемого (i+1)-го сумматора, выход переноса i-го сумматора соединен с входом (n+(2 -1)t+i-1)-го разряда первого слагаемого (i+1)-го сумматора, входы разрядов с 2 6-го по ((n+2 -1)i+i-1)-й второго слагаемого которого соединены с входами младших (n+(2+ 1)1+ -1) разрядов первого слагаемого (i+1)-го сумматора входы разрядов с (n+(2 -1)i+i)-го по (n+(2 -1)(+i-1)-й первого слагаемого и входы разрядов с первого по(2Ъ1)-й второго слагаемого которого соединены с входом логического нуля устройства, выходы суммы и переноса г-го сумматора соединены с выходом результата устройства.

1730624

П р и м е ч а н и е, Допустим = 4.

Составитель А,Дрозд

Редактор Л.Пчолинская Техред М.Моргентал Корректор Н.Ревская

Заказ 1512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101