Устройство для деления с контролем

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении быстродействующих арифметических устройств с контролем по четности. Цель изобретения - повышение достоверности работы устройств . Устройство содержит m п-разрядных сумматоров 1, блоки 2-7 свертки по модулю два и блоки 8, 9 сравнения. Устройство позволяет обнаруживать все одиночные ошибки в частном и остатке, вызываемые одиночной неисправностью в устройстве или входных данных. 5 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 7/52, 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ФигЛ (21) 4684299/24 (22) 28.04.89 (46) 30.04.92. Бюл. М 16 (75) А.А,Шостак (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1322264, кл. G 06 F 7/52, 1985.

Авторское свидетельство СССР

М 1667077, кл. G 06 F 11/00, G 06 F 7/52, 1989. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ С КОНТРОЛЕМ

„>5U„, 1730622 А1 с (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении быстродействующих арифметических устройств с контролем по четности. Цель изобретения— повышение достоверности работы устройств. Устройство содержит а и-разрядных сумматоров 1, блоки 2-7 свертки по модулю два и блоки 8, 9 сравнения. Устройство позволяет обнаруживать все одиночные ошибки в частном и остатке, вызываемые одиночной неисправностью в устройстве или входных данных. 5 ил.

1730622

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении быстродействующих арифметических устройств с контролем по четности.

Целью изобретения является повышение достоверности работы устройства, На фиг. 1 приведена функциональная схема устройства; на фиг, 2 — схема объединения четырех пятиразрядных сумматоров; на фиг. 3 — функциональная схема арифметического узла сумматора; на фиг. 4— пример исполнения одноразрядного сумматора арифметического узла; на фиг, 5— два примера деления чисел в устройстве.

Устройство (фиг, 1) содержит и-разрядные сумматоры 11 — 1m (m — четное число, и — нечетное число), блоки 2-7 свертки по модулю два, блоки 8 и 9 сравнения, входы

10 и 11 делимого и делителя устройства соответственно, шину 12 единичного потенциала устройства, входы 13 и 14 контрольных разрядов делимого и делителя устройства соответственно, выходы 15 и 16 частного и контрольного разряда частного соответственно, выходы 17 и 18 остатка и контрольного разряда остатка соответственно, выход 19 неисправности устройства, младшие разряды 20 и старший разряд 21 выхода результата сумматоров, выходы 22 внутренних переносов сумматоров, выход

23 внешнего переноса сумматоров.

Сумматоры 11-14 (фиг. 2) содержат группу арифметических узлов 24 и арифметический узел 25.

Арифметический узел 24 группы (фиг. 3) содержит узел 26 сложения по модулю два и одноразрядный сумматор 27.

Одноразрядный сумматор 27 (фиг. 4) содержит элементы И 28 — 31, элементы ИЛИ

32 — 34, элемент НЕ 35, узел 36 сложения по модулю два, Первый блок 7 свертки по модулю два и второй блок 9 сравнения проверяют правильность поступления делителя на вход устройства.

Устройство работает следующим образом.

После подачи делимого на вход 10 устройства (на вход 10 поступают старшие разряды и на вход 10 — младшие разряды делимого) и делителя — на вход 11 устройства в нем осуществляется процесс определения частного и остатка по способу без восстановления остатков. После завершения в устройстве переходного процесса на

его выходах 15 и 17 формируются соответственно частное и остаток. Одновременно с выполнением в устройстве деления чисел, возникающие на выходах 22 — 22m сумматоров 11 — 1m, внутренние переносы поступают на входы третьего блока 2 свертки по модулю два (всего поступает (п-1) m переносов), на который подается также значение конт5 рольного разряда делимого с входа 13 устройства, На выходе блока 2 формируется

m значение Px@ g Р,К которое сравниваk =1

m — 2 ется на блоке 8 со значением Рк(+), ZI0+ =о

С+ 1 образованным на выходе шестого блока 3 свертки по модулю два. В случае несовпадения этих значений на выходе блока 8 сравнения вырабатывается сигнал ошибки.

С помощью первого блока 7 свертки по модулю два и второго блока 9 сравнения осуществляется контроль по четности правильности поступления на вход 11 устройства делителя. Если сумматоры 11 — 1 построены на одноразрядных двоичных сумматорах с функциональной зависимостью суммы от переноса (фиг. 4), то при проверке контрольного соотношения Рх(+3

25 m — 2 +, g Pck = Рк(+ Ц ZIC31 будут обнаруk=1 =о живаться все ошибки на выходах 15 и 17 соответственно частного и остатка устройства, вызываемые его одиночной неисправностью. Обеспечивается также обнаружение всех ошибок на выходах 15 и

17, вызываемых одиночной ошибкой в делимом на выходе 10 устройства, Одиночная же ошибка в делителе на входе 11 может привести к необнаруживаемому классу ошибок на выходах 15 и 17 устройства. Поэтому в нем предусмотрен контроль по четности правильности поступления делителя на

40 вход 11 устройства.

На фиг. 5 приведены два числовых примера, подтверждающие правильность функционирования предлагаемого устройства для деления с контролем по четности. При45 меры рассмотрены применительно к интеративной сети, изображенной на фиг, 2, в предположении, что делимое = Х =

= 0,1101011, где делитель Y = 0,1011, В случае правильного деления на выходе 15 устройства формируется частное Z = 1,001, на выходе 17 устройства — сдвинутый на три разряда влево остаток P = 0,1000 (истинный остаток равен 0,0001), На фиг, 5а поясняется деление чисел в исправном устройстве, а на фиг, 5б — в неисправном. Предполагается, что неисправность обусловлена наличием константного нуля на выходе переноса сумматора 27 арифметического узла группы 24, заштрихованной на фиг. 2. Точка на фиг. 5 указывает образование переноса, значение

1730622 которого равно единице и который учитывается при проверке контрольного соотношения.

Формула изобретения 5

Устройство для деления с контролем, содержащее m n-разрядных сумматоров (m — четное число, n — нечетное число), два блока сравнения и четыре блока свертки по модулю два, причем первый информацион- 10 ный вход первого сумматора подключен к старшим разрядам входа делимого устройства, первый информационный вход каждого i-го сумматора соединен с младшими разрядами выхода результата (i-1)-го сум- 15 матора и (i-1)-м разрядом входа делимого устройства (2 < i

m-го сумматора является выходом остатка 30 устройства и соединен с входом второго блока свертки по модулю два, выходы внутренних переносов всех сумматоров соединены с первым информационным входом третьего блока свертки по модулю два, вто- 35 рой информационный вход которого подключен к входу контрольного разряда делимого устройства, старшие разряды выхода результата всех (i-1)-х сумматоров,соединены с входом четвертого блока свертки по модулю два, выход третьего блока свертки по модулю два соединен с первым информационным входом первого блока сравнения, выход первого блока свертки по модулю два соединен с первым информационным входом второго блока сравнения, второй информационный вход которого подключен к входу контрольного разряда делителя устройства, выходы первого и второго блоков сравнения образуют выход неисправности устройства, выход второго блока свертки по модулю два является выходом контрольного разряда остатка устройства, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены пятый и шестой блоки свертки по модулю два, причем выход четвертого блока свертки по модулю два и выход внешнего переноса

m-го сумматора соединены с соответствующими информационными входами пятого блока свертки по модулю два, выход которого является выходом контрольного разряда частного устройства, информационные входы шестого блока свертки по модулю два подключены к выходам второго и четвертого блоков свертки по модулю два и к шине единичного потенциала устройства, выход шестого блока свертки по модулю два соединен с вторым информационным входом первого блока сравнения, 1730622

%crz 5

1730622

0 Г 1 0 Г 0

Г О 0

1 0

/ 0 0

0 0

0 Г 0

0

0

3ВРл= 0 к=

0 0 0 0 рх

=.0

1 Г 0 Г 0 Г

0.

0 Г Г 1

0 О

Г Г Г Г О

Составитель B.Ãðå÷íåâ

Техред M.Ìîðãåíòàë Корректор H,påâcêàÿ

Редактор Н,Швыдкая

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 1512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5