Счетчик импульсов в коде фибоначчи

 

Изобретение относится к вычислительной технике. Счетчик импульсов содержит три триггера 1.1-1.3, восемь элементов И 5.6,7.1-7.3,8.1-8,3, пять элементов ИЛИ-НЕ 2 1-2.3, 3, 4, два элемента НЕ 10 и 11, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и 13, триггер 14, элемент 15 задержки, элемент ИЛИ 9. 1 ил.

СОЮЗ СОВЕ ТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИК (я)ю Н 03 К 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4865643/21 (22) 12.09.90 (46) 07.05,92. Бюл, ¹ 17 (71) Научно-производственное объединение космических исследований (72) Ф. А. Мамедов (53) 621.374.32(088.8) (56) 1. Авторское свидетельство СССР

¹ 577682, кл. Н 03 К 23/00, 1975.

2, Авторское свидетельство СССР № 1172006, кл. Н 03 К 23/00, 1984.

3. Авторское свидетельство СССР № 1322467, кл, Н 03 К 23/00, 1987, „„. Ж„„1732464 А1 (54) СЧЕТЧИКИМПУЛЬСОВ В КОДЕ ФИБОНАЧЧИ (57) Изобретение относится к вычислительной технике. Счетчик импульсов содержит три триггера 1.1 — 1.3, восемь элементов И

5.67.1-7,3,8.1 — 8,3, пять элементов ИЛИ вЂ” НЕ

2.1 — 2,3, 3, 4, два элемента НЕ 10 и 11, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и 13, триггер 14, элемент 15 задержки, элемент

ИЛИ 9. 1 ил, 1732464

30

40

Изобретение относится к вычислительной технике и используется для подсчета импульсов с большой достоверностью.

Известен последовательный счетчик в кодах Фибоначчи. содержащий в каждом разряде счетный триггер и элемент И, дешифратор неполных состояний (1).

Недостатком этого счетчика является малое быстродействие из-.за последовательной организации цепи переноса.

Известен также счетчик импульсов в ркодах Фибоначчи, содержащий в каждом разряде счетный триггер, элементы И и

ИЛИ (2).

Недостатком этого счетчика является 1 малая достоверкость подсчета импульсов, так как не позволяет исправлять ошибки счета.

Наиболее близкой по технической сущности к предлагаемой является пересчетная схема в коде Фибоначчи, содержащая JKтриггер в каждом разряде, первый и второй элементы И, элемент НЕ. злемент ИЛИ- НЕ (3).

Недостатком указанного устройства является малая достоверность функцлонирования, так как не позволяет исправлять .ошибки счета, Целью изобретения является повышение достоверности функционирования за счет исправления некоторых ошибок.

Поставленная цель достигается тем, что в устройство, содержащее JK-триггеры в каждом из трех разрядов, первый и второй элементы И., элемент ИЛИ-НЕ и элемент

НЕ, причем прямые выходь1 JK-триггеров являются информационными выходами устройства. прямой выход JK-триггера первого разряда подключен к второму J-входу JKтриггера второго разряда, к третьему К-входу SK-триггера третьего разряда и к первому входу первого элемента И, инверсный выход J K-триггера первого разряда подключен к второму K-входу JK-триггера второго разряда, к первому J-входу JК-триггера третьего разряда и является управляющим выходом устройства. прямой выход JК-триггера второго разряда подключен к второму

J-входу JK-триггера третьего разряда и к второму входу второго элемента И, инверсный выход J K-триггера второго разряда подключен к второму К-входу JK-три гера третьего разряда и к J- и К-входам JK-триггера первого разряда, прямой выход JKтриггера третьего разряда подключен к второму входу первого элемента И. инверсный выход JK-триггера третьего разряда подключен к первым и третьим J- и К-входам

JK-триггера второго разряда, счетный вход устройства подключен к синхровходу JKтриггеров, управляющий вход устройства подключен к третьему J-входу и первому

К-входу JК-триггера третьего разряда. к входу элемента НЕ, выход которого подключен к первому входу второго элемента И, выход первого и второго элементов И подключены соответственно к входам элемента ИЛИНЕ, выход которого является выходом перекоса устройства. в него введены первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, D-триггер, элемент, задержки, второй элемент Н Е и второй элемент ИЛИ вЂ” НЕ, а в каж-. дый разряд дополнительно введены элемент ИЛИ-НЕ, первый и второй элементы И, во второй разряд, кроме того, введен элемент ИЛИ, в каждом разряде вход сброса устройства подключен к первому входу элемента ИЛИ-НЕ. второй вход которого подключен к выходу. первого элемента И, а выход элемента ИЛИ-НЕ подключен к Явходу соответствующего J К-триггера разряда, прямой выход JK-триггера первого разряда подключен к первому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к второму входу второго элемента И первого разряда, выход которого подключен к первому входу первого элемента И первого разряда, к первому входу элемента ИЛИ второго разряда и к третьему входу второго элемента ИЛИ-НЕ, прямой выход SK-триггера второго разряда подключен к первому входу второ о элемента И первого разряда. к второму входу второго элемента И второго разряда, выход которого подключен к второму входу второго элемента ИЛИ-НЕ, к первому входу первого элемента И третьего разряда и к второму входу элемента ИЛИ второго разряда, выход которого подключен к первому входу первого элемента И второго разряда, прямой выход JK-триггера третьего разряда подключен к второму входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первому входу второго элемента И второго разряда и к второму входу второго элемента

И третьего разряда, первый вход которого подключен к выходу первого элемента HE. a выход — к первому входу второго элемента

ИЛИ-HE. выход которого является первым выходом контроля устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к входу элемента задержки и к

D-входу D-триггера, R- и С-входы которого подключены соответственно к входу сброса и счетному входу устройства, инверсный выход D-триггера и выход элемента задержки подключены соответственно к первому и второму входам второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является вторым выходом контроля устройства и подключен к второму входу первого элемента И

1732464 второго разряда и к входу второго элемента НЕ, выход которого подключен к вторым входам первых элементов И первого и третьего разрядов.

На чертеже приведена электрическая схема счетчика импульсов в1-коде Фибоначчи.

Счетчик импульсов в коде Фибоначчи содержит JK-триггеры 1,1-1.3, элементы

ИЛИ вЂ” НЕ 2.1 — 2,3, 3 и 4, элементы И 5, 6, 7,1 — 7,3 и 8.1 — 8.3, элемент ИЛИ 9, элементы

НЕ 10 и 11, элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ 12 и 13, D-триггер 14, элемент 15 задержки.

Вых. 1 — 3 являются информационными выходами счетчика и подключены к прямым выходам JK-триггеров 1.1 — 1.3. Вых, 4 является выходом переноса и подключен к выходу элемента ИЛИ вЂ” НЕ 3. Вых. 5 является управляющим и подключен к инверсному выходу JK-триггера 1.1, Вых, 6 является первым выходом контроля и подключен к выходу элемента ИЛИ вЂ” НЕ 4. Вых. 7 является вторым выходом контроля и подключен к выходуэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, к входу элемента НЕ 11 и к второму входу элемента И 7.2, Вх, 8 является счетным входом и подключен к синхровходам JK-триггеров 1.1 — 1.3 и D.-триггера 14. Вх. 9 является входом сброса и подключен к первым входам элементов ИЛИ-НЕ 2.1-2.3 и R-входу

О-триггера 14. Вх. 10 является входом управления и подключен к входу элемента НЕ

10, третьему J- и первому К-входу J К-триггера 1.3.

Р

Прямой выход JК-триггера 1.1 подключен к второму J-входу JK-триггера 1.2, к третьему К-входу JK-триггера 1.3, к первым входам элементов И 5 и ИСКЛЮЧАЮЩЕЕ

ИЛИ 12 и второму входу элемента И 8,1, Инверсный выход JK-триггера 1,1 подключен к второму К-входу JK-триггера 1.2 и к первому J-входу JK-триггера 1.3. Прямой выход J К-триггера 1.2 подключен к второму

J-входу JK-триггера 1,3. к вторым входам элементов И 6 и 8,2 и к первому входу элемента И 8.1. Инверсный выход JK-триггера

1,2 подключен к второму К-входу JK-триггера 1.3 и J- и К-входам JK-триггера 1.1.

Прямой выход JК-триггера 1.3 подключен к вторым входам элементов И 5, 8.3. элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и к первому входу элемента И 8,2, Инверсный выход JK-триггера 1.3 подключен к первым и третьим J- и К-входам JK-триггера 1.2. Выход элемента НЕ 10 подключен к первым входам элементов И 6 и 8.3. Выходы элементов И 5 и 6 подключены к соответствующим входам элемента ИЛИ-НЕ 3. Выходы элеэлемента И 7.2, второй вход которого подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13. Выход элемента НЕ 11 подключен к вторым входам элементов И 7.1

15 и 7.3. Выход элемента И 8.2 подключен к второму входу элемента ИЛИ 9 и элемента

ИЛИ вЂ” НЕ 4 и к первому входу элемента И 7.3, Выход элемента И 8.3 соединен с первым входом элемента ИЛИ вЂ” НЕ 4. Выход элемен20 та ИСКЛЮЧАЮЩЕЕ ИЛИ 12 подключен к

30

40

55

10 ментов ИЛИ-НЕ 2.1 — 2.3 подключены к Rвходу соответствующего J К-триггера 1,1—

1.3.

Выходы элементов И 7.1-7.3 подключены к вторым входам соответствующих элементов ИЛИ вЂ” НЕ 2,1 — 2.3. Выход элемента И

8.1 подключен к первому входу элемента И

7.1, к первому входу элемента ИЛИ 9 и к третьему входу элемента ИЛИ вЂ” НЕ 4, Выход элемента ИЛИ 9 подключен к первому входу информационному входу D-триггера 14 и к входу элемента 15 задер>кки, выход которого подключен к второму входу элемента ИСКЛ ЮЧАЮЩЕЕ ИЛИ 13, первый вход которого соединен с инверсным выходом

D-триггера 14, Триггеры 1 выполнены на элементах

155ТВ1, элементы И 5 — 8 выполнены на

155ЛИ1, элементы НЕ 10 и 11 — на 155ЛН1, триггер 14 — на 155ТМ2, элемент 15 задержки — на 155АГ1, элементы ИЛИ вЂ” НЕ 2 и 3— на 155ЛЕ1, элемент ИЛИ вЂ” НЕ 4 выполнен на

SN7427N, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

12 и 13 выполнены на 155ЛП5.

Устройство работает следующим образом.

Счетчик импульсов в 1-коде Фибоначчи представляет собой трехразрядный счетчик с весами разрядов 1, 2, 3 с возможностью расширения разрядности последовательным подключением трехразрядных модулей, В этом случае можно строить счетчик с весами разрядов 1,2,3,5,8, 13,.„, (h), где

p1(h) — h-e число Фибоначчи, определяемое известным соотношением (p)(h) = (p)(h — 1) + (р1 (h — 2).

При подсчете числа импульсов работа устройства аналогична работе прототипа.

Содержимое счетчика с поступлением каждога синхроимпульса увеличивается на единицу согласно таблице переходов.

Содержимое разрядов счетчика в каждыи момент времени соответствует представлению натуральных чисел от 1 до четырех, включая нулевые состояния, Натуральные числа представлены B минимальной форме 1-кода Фибоначчи.

В отличие от прототипа в предлагаемом устройстве возможно обнару>кение ошибок

1732464

15 типа переходов 0- 1 и части ошибок типа переходов 1 О.

Обнаружение ошибок, вызванных ложными переходами 01, основано на проверке соответствия к минимальной форме кода, записанного в счетчик в каждый момент времени, на элементах И 8,1-8,3. Выходы этих элементов соединены с входами элемента ИЛИ вЂ” НЕ 4, на выходе которого формируется сигнал ошибки счета.

Обнаружение ошибок типа 0 1, не вызван. ных нарушением минимальной формы, и ошибки типа 1 — О, обнаруживаются посредством контроля на четность кода, записанного в счетчик, Контроль на четность осуществляется на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и 13, триггере 14, элементе 15 задержки. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

12 и триггер 14 образуют схему.прогнозирования четности, В предыдущий момент времени, если в счетчике записано четное число, на выходе элемента ИСКЛЮЧАЮЩŠ— ИЛИ 12 присутствует единичный сигнал, и с приходом синхросигнала по счетному входу в следующий момент времени значение четности записывается в триггер 14. В этот же момент времени на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 12 формируется сигнал четности, соответствующий состоянию разрядов счетчика в момент времени Т+1. Сигнал четности, соответствующий коду в момент времени Т с инверсного выхода триггера 14. сравнивается с сигналом четности в момент времени Т+1 на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 13, При совпадении этих значений на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 имеем единичный сигнал, который свидетельствует о сохранении четности кода, При правильном фунционировании устройства за все время его работы на вых. 7 контроля присутствует единичный сигнал, а на вых, 6 контроля единичный сигнал свидетельствует о том, что минимальная форма кода чисел не нарушена.

Рассмотрим следующих три случая. Нарушение минимальной формы и четности числа, Нарушение минимальной формы указывает группу из двух разрядов, где произошла ошибка, Поскольку из двух разрядов один является разрядом с четным, а другой с нечетным весом и с учетом того. что информация о четности чисел содержится в разрядах с нечетным весом, то при одновременном нарушении минимальной формы и четности ошибочным считается разряд с нечетным весом.

Допустим, что в момент времени Т в счетчике был записан код 001. В следующий

55 момент Т+1 должен быть записан код 010, Однако из-за помех и сбоя в счетчик записался код 011. Первый код соответствует нечетному числу. а второй код также соответствует нечетному числу. Однако. так как в следующий момент Т+1 в счетчик должно записаться четное число, то имеет место нарушение четности числа. Таким образом одновременно нарушены минимальная форма и четность. В этом случае единичные сигналы с прямых выходов JК-триггеров 1.1 и 1.2 поступают на входы элемента И 8.1, на выходе которого имеем единичный сигнал, поступающий на вход элемента И 7.1. На другом входе этого элемента присутствует также единичный сигнал с выхода элемента

HE 11, На входе этого элемента присутствует нулевой сигнал, обусловленный тем, что на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

13 в момент времени Т+1 появятся разнополярные сигналы, свидетельствующие о нарушении четности числа. Таким образом единичный сигнал с выхода элемента И 7.1 через элемент ИЛИ вЂ” HE 2.1 установит JKтриггер 1.1 в нулевое состояние по его Rвходу, Скорректированный код имеет вид

010.

В другом примере возможен переход кода 010 в ошибочный код 110. Этот пример относится к второму случаю.

Нарушение минимальной формы, четность числа сохраняется. В указанном примере ошибочного перехода после четного числа в счетчик в момент времени Т+1 записалось нечетное число, следовательно. четность числа не нарушена. Однако код числа не удовлетворяет минимальную форму. Если предположить, что в устройстве имеют место только однократные ошибки, то если четность не нарушена, то делается заключение, что ошибка имеет место в разряде с четным весом, При нарушении минимальной формы ошибочный разряд с четным весом находится в группе разрядов, не удовлетворяющих минимальную форму. Так как четность не нарушена, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 присутствует единичный сигнал, который поступает на вход элемента И7.2, Элементы И 7,1 и 7,3 блокированы нулевым сигналом элемента

НЕ 11. Единичные сигналы с выходов JKтриггеров 1,1, 1.2 и 1.3 поступают на входы элемента И 8,2, Единичный сигнал с выхода элемента 8,2 через элементы ИЛИ 9 поступает на вход элемента И 7.2, на другом входе которого также присутствует единичный сигнал, Единичный сигнал с выхода элемента И 7.2 через элемент ИЛИ-НЕ 2.2 установит в нулевое состояние JK-триггер 1.2 по его R-входу, 1732464

10

25

30 нимальной формы.

50

Таким образом получаем скорректированный код 100.

Нарушение четности числа. соответст.вие кода к минимальной форме, В этом случае коррекция ошибок невозможна

Например, если в момент времени Т в счетчик был записан код 010, в следующий момент Т+1 должен быть записан код 100, Однако из-за помех записался код 101, Как видно из примера, полученный код соответствует минимальной форме, однако нарушена четность, так как в момент времени Т код, записанный в счетчик, соответствовал четному чисЛу. Таким образом, коррекция ошибок возможна только при нарушении минимальной формы кода и в зависимости от того, имеет место нарушение четности или нет, осуществляется коррекция ошибок. в разрядах с четным или нечетным весами.

Таким образом, введением контроля по признаку минимальной формы и одновременно контроля на четность чисел возможна коррекция ошибок счета в разрядах с нечетными весами и четными весами. Кроме того, благодаря контролю на четность увеличивается ошибкообнаружительная способность за счет обнаружения переходов

1 — 0 и части необнаруживаемых переходов типа 0 - 1, не вызывающих нарушения миФормула изобретения

Счетчик импульсов в коде Фибоначчи, содержащий JK-триггеры в каждом из трех разрядов. первый и второй элементы И, элемент ИЛИ-НЕ и элемент НЕ, причем прямые выходы JK-триггеров являются информационными выходами счетчика, прямой выход JK-триггера первого разряда подключен к второму J-входу JK-триггера второго разряда, к третьему К-входу JKтриггера третьего разряда и к первому входу первого элемента И, инверсный выход JKтриггера первого разряда подключен к второму К-входу JK-триггера второго разряда, к первому J-входу J К-триггера третьего разряда и является управляющим выходом устройства, прямой выход J K-триггера второго разряда подключен к второму,l-входу JKтриггера третьего разряда и к второму входу второго элемента И, инверсный выход JK" триггера второго разряда подключен к второму К-входу JK-триггера третьего разряда и к J- и К-входам.IK-триггера первого разряда, прямой выход JK-триггера третьего разряда подключен к второму входу первого элемента И. инверсный выход JK-триггера третьего разряда подключен к первым и третьим J- и К-входам JK-триггера второго разряда, счетный вход устройства подключен к синхровходам JK-триггеров, управляющий вход устройства подключен к третьему J-входу и первому К-входу J К-триггера третьего разряда, к входу первого элемента НЕ, выход которого подключен к первому входу второго элемента И, выходы первого и второго элементов И подключены к входам элемента ИЛИ-НЕ, выход которого является выходом переноса устройства, отличающийся тем, что. с целью повышения достоверности функционирования за счет исправления некоторых ошибок, в него дополнительно введены первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, 0триггер, элемент задержки, второй элемент

НЕ, второй элемент ИЛИ-НЕ, а в каждый разряд дополнительно введены элемент

ИЛИ-НЕ, первый и второй элементы И; во второй разряд, кроме того, введен элемент

ИЛИ, в каждом разряде вход сброса устройства подключен к первому входу элемента

ИЛИ-НЕ, второй вход которого подключен к выходу первого элемента И, а выход элемента ИЛИ-HE подключен к R-входу соответствующего J К-триггера разряда, прямой выход J К-триггера первого разряда подключен к первому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к второму входу элемента И первого разряда. выход которого подключен к первому входу первого элемента И первого разряда, к первому входу элемента ИЛИ второго разряда и к третьему входу второго элемента ИЛИ вЂ” НЕ, прямой выход J К-триггера второго разряда подключен к первому входу второго элемента И первого разряда. к второму входу второго элемента И второго разряда, выход которого подключен к второму входу второго элемента ИЛИ-НЕ, к первому входу первого элемента И третьего разряда и к второму входу элемента ИЛИ второго разряда, выход которого подключен к первому входу первого элемента И второго разряда, прямой выход JK-триггера третьего разряда подключен к второму входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первому входу второго элемента И второго разряда и к второму входу второго элемента И третьего разряда. первый вход которого подключен к выходу первого элемента НЕ, а выход — к первому входу второго элемента ИЛИ вЂ” НЕ, выход которого является первым выходом контроля устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к входу элемента задержки и к 0-входу 0триггера, R- и С-входы которого подключены соответственно к входу сброса и счетному входу устройства, инверсный выход 0-триггера и выход элемента задержки подключе1732464

Составитель Ф, Мамедов

Техред M.Ìîðiåíòàë Корректор О. Кравцова

Редактор С. Пекарь

Заказ 1589 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рауаская наб, 4/5

Производственно-издательский комбинат "Патент", г,.ужгород, ул.Гагарина, 101 йы соответственно к первому и второму входам второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ; выход которого является вторым выходом контроля устройства и подключен к второму входу первого элемента И второго разряда и к входу элемента НЕ, выход которого подключен к вторым входам первых элементов И первого и третьего разрядов.