Преобразователь двоичного кода в код по модулю к

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации . Целью изобретения является сокращениеаппаратурныхзатрат . Преобразователь двоичного кода в код по модулю К содержит блок 1 весового суммирования , пороговый блок 3, выходной сумматор 4 и блок 2 свертки числа разряда. При подаче входного кода на выходах блока 1 весового суммирования формируется t 2г + 1-разрядный код, остаток по модулю К которого равен остатку по модулю К входного кода. Код с выходов блока 1 поступает на входы блока 2 свертки числа разрядов, который формирует на своих выходах р log2 (К + 1) + 1-разрядный код, который поступает на входы выходного сумматора 4 и входы порогового блока 3, формирующего на своих выходах код вычета такой, что его суммирование с кодом на входе первого слагаемого выходного сумматора 4 дает на его выходах код остатка по модулю К. 4 ил. (Л С 1 со ю i ю 01121

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 М 7/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4 (л) Э 3

К) С42 1 (21) 4757422/24 (22) 09.11.89 (46) 07.05.92. Бюл. ¹ 17 (72) О,Н.Музыченко (53) 681.3 (088.8) (56) Авторское свидетельство СССР

N. 1476614, кл. G 06 F 11/00, 1986.

Авторское свидетельство СССР

N 14016.10, кл. Н 03 М 7/18, 1986.

Авторское свидетельство СССР

¹ 1425845, кл. Н 03 M 7/12, 1986. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В КОД ПО МОДУЛЮ К (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации. Целью изобретения является сокращение аппаратурных затрат.

» Ж „, 1732472 А1

Преобразователь двоичного кода в код по

1 модулю К содержит блок 1 весового суммирования, пороговый блок 3, выходной сумматор 4 и блок 2 свертки числа разряда. При подаче входного кода на выходах блока 1 весового суммирования формируется t < 2г

+ 1-разрядный код, остаток по модулю К которого равен остатку по модулю К входного кода. Код с выходов блока 1 поступает на входы блока 2 свертки числа разрядов, который формирует на своих выходах р =)log2 (К

+ 1)(+ 1-разрядный код, который поступает на входы выходного сумматора 4 и входы порогового блока 3, формирующего на своих выходах код вычета такой, что его суммирование с кодом на входе первого слагаемого выходного сумматора 4 дает на его выходах код остатка по модулю К. 4 ил.

1732472

Изобретение относится к автоматике и вычислительной технике и может быть использовано для свертки чисел по модулю.

Цель изобретения — сокращение аппаратурных затрат, На фиг. 1 показана схема преобразователя двоичного 31-разрядного кода в код по модулю К = 11; на фиг. 2 — схема блока свертки числа разрядов для случая К= 11; на фиг. 3 — схема преобразователя двоичного

37-разрядного кода в код по модулю К = 13; на фиг. 4 — схема блока свертывания числа разрядов для случая К = 13.

Преобразователь двоичного кода в код по модулю К содержит блок 1 весового суммирования, блок 2 свертки числа разрядов, пороговый блок 3, выходной сумматор 4, Блок 1 весового суммирования соединен входами с входами устройства, а выходами — с входами блока 2 свертки числа разрядов, выходы которого соединены с входами порогового блока 3, соединенного выходами с соответствующими входами второго слагаемого выходного сумматора 4, входы первого слагаемого которого соединены с соответствующими выходами блока

2 свертки числа разрядов, а выходы — с выходами преобразователя.

Выполнение блока 1 весового суммирования зависит от числа входов и выполняемой задачи: свертка по модулю К двоичного позиционного кода или подсчет по модулю

К числа единиц входного кода. В общем случае он может быть выполнен в виде набора полных сумматоров, объединенных в уровни, причем входы каждого из сумматоров первого уровня соединены с входами преобразователя с весами и, для которых (в ) mod К одинаковы, входы каждого из сумматоров i-го уровня соединены с выходами сумматоров предыдущих уровней с весами а такими, что (в) mod К одинаковы, либо с выходами сумматоров предыдущих уровней и входами преобразователя с весами, удовлетворяющими указанному условию. В схемах на фиг. 1 и 3 блоки 1 весового суммирования 1 выполнены в виде набора полных сумматоров одного уровня, поскольку число входов с одинаковыми значениями (в ) mod К равно трем, Блок 1 весового суммирования преобразует входной код в t 2г+ 1-разрядный выходной код, где r — мощность множества значений остатков весов разрядов входного кода по модулю К в случае формирования остатка входного кода по модулю К, и r— мощность множества значений остатков весов разрядов натурального двоичного кода по модулю К в случае формирования остатка

55 количества единиц входного кода по модулю К.

Блок 2 свертки числа разрядов выполнен в виде группы последовательно соединенных сумматоров (фиг. 2 и 4, для случая К

= 11 и 13 соответственно, где число сумматоров равно четырем). Входы первого сумматора являются входами блока, его выходы от первого до (r/2)-ro соединены с входами второго сумматора (первой группой входов разрядов 1 — r/2 соответственно), а выходы от (r/2+ 1)-го до r-го — с группой инверсных входов второго сумматора (от первого до i-го соответственно). Выход переноса первого сумматора, выходы второго сумматора и его инверсный выход переноса, а также выходы любого i-го сумматора блока соединены с входами последующих сумматоров с весами, сумма которых равна остатку по модулю

К веса данного выхода сумматора.

Блок 2 для случая фиг. 2 содержит 4 последовательно соединенных сумматоров двоичных чисел. В соответствии с описанным выход суммы Яь второго сумматора соединен с входами первого и третьего разрядов четвертого сумматора, поскольку его вес в= 16, а (а) mod К = 5 = 1+ 4 = 2

+22

Блок 2 преобразует входной t < 2г+ 1— разрядный код в выходной I = )logy (К+ 1)(+

1-разрядный, Пороговый блок 3 содержит многопороговый элемент 5 с весами входов 2 (i = О, 1,...,! — 1) и порогами выходов А = К, 2К,..., К и блок 6 формирования вычетов, Многопороговый элемент 5 может быть выполнен в виде tx порогoBblx элементов, каждый из которых содержит последовательно соединенные элементы И, ИЛИ и выполняется как в известном преобразователе. Блок 6 формирования вычетов в общем случае содержит (ct — 1) элементов запрета, где Q =(— )

k а m — максимальное значение кода на входах многопорогового элемента 7, выходы которых соединены с входами I элементов

ИЛИ. j-й элемент запрета соединен входами: прямым — с выходом многопорогового элемента с порогом j- К, а инверсным — с выходом многопорогового элемента с порогом (j + 1) К. р -й элемент ИЛИ соединен выходом с входом р -ro разряда выходного сумматора 4, а входами — с выходами элементов запрета с номерами j, для которых в двоичном представлении числа В = 2 — jK в р- м разряде имеется единица (i=-,...,1;В; О). Для случая, представленного на фиг. 1 и 3, максимальное значение j = 2. При этом блок 6 формирования вычетов содержит

1732472 один. элемент запрета, прямой вход которого соединен с выходом многопорогового логического элемента 7 с порогом А = К, а инверсный — с выходом многопорогового элемента с порогом А = 2К.

Поскольку для случая.К = 11 (фиг. 1) В1 =

5, а Bz = 10, выход элемента-запрета соединен с входами первого и третьего разрядов сумматора 4, а выход многопорогового элемента с порогом А = 2К вЂ” с входами второго и четвертого разрядов сумматора 4, вторая группа входов которого соединена с выходом суммы последнего сумматора блока 2.

Для случая К = 13 (фиг. 3) В1 = 3, а В2 = 6, при этом выход многопорогового элемента

7 с порогом А = К соединен с входом второго разряда, выход элемента запрета- с входом первого разряда, а выход многопорогового элемента с порогом А = 2К вЂ” с входом треть-. его разряда сумматора 5, Функционирование преобразователя происходит следующим образом, При подаче на входы преобразователя входного кода на выходах блока 1 весового суммирования формируется t 2г+ 1-разрядный код, остаток по модулю К которого равен остатку по модулю К входного кода (остатку количества единиц входного кода по модулю К), код с выходов блока 1 поступает на входы блока 2 свертки числа разрядов, который формирует на своих выходах

I = ) log2(K+ 1)(+ 1-разрядный код, остаток по модулю К которого равен остатку по мо-. дулю К кода на входах блока 2. Код с выходов блока 2 свертки числа разрядов поступает на входы порогового блока 3, а также на входы выходного сумматора 4(кроме старшего разряда), на вторую группу входов которого подается код с выходов порогового блока 3 такой, что сумма кодов на выходах суммы сумматора 4 равна остатку входного кода (числа единиц входного кода) по модулю К, Рассмотрим функционирование предлагаемого преобразователя для случая, изображенного на фиг, 3 и 4..

Пусть единичные сигналы поданы на, входы Х1, Хз, Хе Хд, Х12 что соответствует кодучислаХ=2 +2 +2 +2 +2 "=1+4+

32 + 256+ 2048 = 2341, остаток по модул ю К

= 13 которого равен 1. При этом единичные сигналы будут на выходах суммы первого, третьего, шестого, девятого и двенадцатого сумматоров блока 1 весового суммирования, которые поступают на входы первого, третьего, шестого, девятого и двенадцатого разрядов первого сумматора блока 2 свертки числа разрядов (фиг. 4), что вызывает единичные сигналы на его выходах суммы

S1 S3, S6 S9 S12 которые поступают на входы второго сумматора, вызывая единичный-сигнал на выходе суммы S> и нулевые сигналы на остальных выходах, при этом единичные сигналы будут на выходе суммы

$1 третьего и четвертого сумматоров блока

2 и нулевые сигналы — на остальных его выходах. Единичный сигнал с выхода суммы

S> четвертого сумматора блока 2 поступает на вход первого разряда выходного сумматора 4 и вход порогового блока 3, однако на его выходах будут нулевые сигналы. При этом на выходах сумматора 4 будет код числа 1, что соответствует остатку входного кода по модулю К, Таким образом предложенный преоб10

15 дов, выходы с весом W переносов каждого сумматора, кроме второго и последнего, группы и выходы с весом W разрядов суммы каждого сумматора, кроме первого и последнего, группы блока свертки числа разрядов соединены с входами разрядов с весами, соответствующими единичным

55 значениям двоичного кода числа И/ mod К слагаемых последующих сумматоров групразователь имеет меньшие аппаратурные затраты.

Ф о р м у л а и з о б р е т "е н и я

Преобразователь двоичного кода в код

20 по модулю К, содержащий блок весового суммирования, пороговый блок, выходной . сумматор и блок свертки числа разрядов, содержащий группу сумматоров, причем входы разрядов преобразователя соедине25 ны с- входами соответствующих разрядов блока весового, суммирования, выходы раз. рядов которого соединены соответственно с входами разрядов первого слагаемого, входом переноса и с входами разрядов вто30 рого слагаемого первого Чумматора группы блока свертки числа разрядов, выходы раз.рядрв суммы. и выход переноса, послед.него сумматора группы блока свертки числа разрядов соединены соответственно

35 с входами разрядов порогового блока, выходы разрядов суммы„последнего сумматора группы блокасвертки числа разрядов соединены с входами соответствуЮщих разрядов первого слагаемого выходного сумматора, 40 выходы разрядов суммы которого являются выходами разрядов преобразователя, выходы разрядов порогового блока еоединены с входами соответствующих разрядов второго слагаемого выходного сумматора,-выхо45 ды разрядов с первого по г/2(г —. мощность множества значений остаткбр входного кода по модулю К) суммы. первого, сумматора группы блока сверткичисла разрядов соединены с прямыми входайи соответствующих

50. разрядов первого слагаемого второго сумматора группы блока свертки числа разря1732472 пы блока свертки числа разрядов, о т л и ч аю шийся тем, что, с целью сокращения аппаратурных затрат, выходы разрядов с (r/2+ 1)-го по r-й суммы первого сумматора группы блока свертки числа разрядов соединены соответственно с инверсными входами разрядов второго слагаемого второго сумматора группы блока свертки числа разрядов, вход переноса и инверсный выход переноса второго сумматора группы блока свертки числа разрядов соединены соответственно с входом логической едини5 цы преобразователя и с входом разряда единичного веса слагаемого последующего сумматора группы блока свертки числа разрядов, 1732472

1732472

Составитель А.Клюев

Техред М.Моргентал Корректор М.Кучерявая

Редактор В.Данко

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1590 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5