Устройство для преобразования n-разрядного двоичного позиционного кода в двоичный код остатка по модулю m

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей. Техническим результатом является повышение быстродействия преобразования. Указанный результат достигается за счет того, что устройство содержит входной регистр, генератор гармонического сигнала, управляемые фазовращатели, измеритель фазы гармонического сигнала, шифратор. 1 ил.

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей.

Известно устройство [1], содержащее два регистра, накапливающий сумматор по модулю, генератор тактовых импульсов, счетчик, мультиплексор, триггер, два элемента И, элемент ИЛИ и элемент задержки.

Недостаток устройства - низкое быстродействие формирования остатка.

Известно также устройство [2], содержащее n-разрядный входной регистр, блок умножения на константу по модулю m, сумматор по модулю m, коммутатор, первый и второй регистры.

Недостаток устройства - низкое быстродействие формирования остатка.

Наиболее близким по технической сущности (прототипом к предлагаемому изобретению) является устройство [3], содержащее n-разрядный входной регистр (n - количество разрядов в двоичном позиционном коде), генератор гармонического сигнала, n управляемых фазовращателей, измеритель фазы гармонического сигнала и шифратор.

Недостаток прототипа - низкое быстродействие вследствие большого времени распространения гармонического сигнала через управляемые фазовращатели.

Задача, на решение которой направлено заявляемое устройство, состоит в повышении производительности перспективных образцов вычислительной техники.

Технический результат выражается в повышении быстродействия формирования остатка по модулю m n-разрядного числа в двоичном позиционном коде.

Технический результат достигается тем, что в устройстве, содержащем n-разрядный входной регистр, генератор гармонического сигнала, n управляемых фазовращателей, измеритель фазы гармонического сигнала и шифратор, в котором информационные входы n-разрядного входного регистра являются входами устройства, тактовый вход регистра - тактовым входом устройства, а выход 1-го разряда регистра подключен ко второму входу 1-го управляемого фазовращателя, причем выход измерителя фазы гармонического сигнала соединен со входом шифратора, а выход шифратора является выходом устройства, с целью повышения быстродействия преобразования выход генератора гармонического сигнала подключен к первым входам первого (к=1) и -го управляемых фазовращателей ([·]) - целая часть числа), выход к-го управляемого фазовращателя соединен с первым входом (к+1)-го управляемого фазовращателя, а выход j-го управляемого фазовращателя - с первым входом (j+1)-го управляемого фазовращателя, при этом выход n-го управляемого фазовращателя соединен со входом 1 измерителя фазы гармонического сигнала, а выход -го управляемого фазовращателя - со входом 2 измерителя фазы гармонического сигнала.

На чертеже представлена структурная схема устройства, где 1.1-1.n - входы устройства, 2 - n-разрядный входной регистр, 3 - тактовый вход устройства, 4 - генератор гармонического сигнала, 5.1-5.n - управляемые фазовращатели, 6 - измеритель фазы гармонического сигнала, 7 - шифратор, 8 - выход устройства.

Входы устройства 1.1-1.n соединены с соответствующими информационными входами n-разрядного входного регистра 2, тактовый вход которого подключен к тактовому входу устройства 3, при этом выход l-го разряда n-разрядного входного регистра 2 соединен со вторым входом управляемого фазовращателя причем выход генератора гармонического сигнала 4 соединен с первыми входами управляемых фазовращателей 5.1 и выходы управляемых фазовращателей 5.к и 5.j подключены соответственно к первым входам управляемых фазовращателей 5.(к+1) и 5.(j+1) выход управляемого фазовращателя 5.n соединен со входом 1 измерителя фазы гармонического сигнала 6, ко входу 2 которого подключен выход управляемого фазовращателя при этом выход измерителя фазы гармонического сигнала 6 соединен со входом шифратора 7, выход которого является выходом 8 устройства.

Рассмотрим работу устройства. Значения разрядов позиционного кода числа поступают на соответствующие входы 1.i устройства и соответственно на информационные входы n-разрядного входного регистра 2. С приходом тактового сигнала на вход 3 устройства значения записываются в соответствующие разряды входного регистра 2. С выхода i-го разряда регистра 2 значение i поступает на второй вход управляемого фазовращателя 5.i. В соответствии со значениями разрядов i в управляемых фазовращателях установятся сдвиги фазы на угол а в управляемых фазовращателях - на угол После прохождения гармонического сигнала с выхода генератора 4 соответственно через линейки фазовращателя и на выходе управляемого фазовращателя суммарный набег фазы будет равен: а на выходе управляемого фазовращателя

В результате измерения разности фаз с выходов фазовращателей и 5.n в измерителе фазы 6 сформируется унитарный код, прямо пропорциональный этой разности:

который соответствует унитарному коду остатка числа по модулю m. После преобразования этого унитарного кода в шифраторе 7 двоичный код остатка проступает на выход 8 устройства.

Из описания работы предлагаемого устройства видно, что, в отличие от прототипа, гармонический сигнал с выхода генератора 4 проходит через меньшее в два раза число управляемых фазовращателей, и, следовательно, в данном устройстве гармонический сигнал появится на обеих входах измерителя фазы 6 в два раза быстрее, чем в прототипе. Следовательно, быстродействие предлагаемого устройства выше, чем у прототипа.

Пример Пусть n=4; В=1510=1111 2; m=7. Разряды двоичного четырехразрядного позиционного кода числа В=11112 поступают на соответствующие входы 1.1-1.4 устройства и записываются с приходом тактового сигнала на вход 3 в четырехразрядной входной регистр 2. Затем сигналы с выхода регистра 2 установят соответственно следующие сдвиги фазы в управляемых фазовращателях 5.1-5.4:

После прохождения гармонического сигнала с выхода генератора 4 через управляемые фазовращатели 5.1-5.2 и 5.3-5.4 на выходах фазовращателей 5.2 и 5.4 соответственно будут суммарные набеги фазы: и

Измеритель фазы 6 измерит разность между набегами фазы и сформирует унитарный код, соответствующий числу 1. Затем этот код преобразуется в шифраторе 7 в двоичный код и поступит на выход 8 устройства.

Проверка: (A)modm=(15)mod 7=1.

Источники информации

1. Патент РФ №2023346, МПК Н 03 М 7/18, БИ №21, 1994.

2. А.с. СССР №1322483, МПК Н 03 М 7/18, БИ №25, 1987.

3. Патент РФ №2192092, МПК Н 03 М 7/18, БИ №30, 2002.

Формула изобретения

Устройство для преобразования n-разрядного двоичного позиционного кода в двоичный код остатка по модулю m, содержащее n-разрядный входной регистр, генератор гармонического сигнала, n управляемых фазовращателей, измеритель фазы гармонического сигнала и шифратор, в котором информационные входы n-разрядного входного регистра являются входами устройства, тактовый вход регистра - тактовым входом устройства, а выход l-го разряда регистра подключен ко второму входу l-го управляемого фазовращателя, причем выход измерителя фазы гармонического сигнала соединен со входом шифратора, а выход шифратора является выходом устройства, отличающееся тем, что выход генератора гармонического сигнала подключен к первым входам первого и -го управляемых фазовращателей ([.] - целая часть числа), выход k-го управляемого фазовращателя соединен с первым входом (k+1)-го управляемого фазовращателя, а выход j-го управляемого фазовращателя - с первым входом (j+1)-го управляемого фазовращателя, при этом выход n-го управляемого фазовращателя соединен с первым входом измерителя фазы гармонического сигнала, а выход -го управляемого фазовращателя - со вторым входом измерителя фазы гармонического сигнала.

РИСУНКИ



 

Похожие патенты:

Изобретение относится к вычислительной технике, предназначено для деления числа в модулярной системе счисления (МСС) на одно из ее оснований и может быть использовано в цифровых вычислительных устройствах

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также технике связи для передачи информации кодами СОК

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании устройств преобразования цифрового кода числа А в системе остаточных классов (СОК) в напряжение в блоках сопряжения разнотипных элементов вычислительных и информационно-измерительных систем

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел из кода системы остаточных классов (СОК) в код полиадической системы счисления (ПСС)

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к вычислительной технике и может быть использовано в специализированных системах обработки сигналов изображений высокой производительности в системе остаточных классов

Изобретение относится к вычислительной технике и может быть использовано для сопряжения вычислительных устройств, функционирующих в системе остаточных классов, а также в составе средств передачи, использующих модулярные коды

Изобретение относится к области вычислительной техники и может быть использовано в модулярных нейрокомпьютерах

Изобретение относится к области вычислительной техники и может быть использовано в системах связи и обработки информации, функционирующих в системе остаточных классов

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также технике связи для передачи информации кодами СОК

Изобретение относится к вычислительной технике и, в частности, к модулярным спецпроцессорам (СП), функционирующим в полиномиальной системе классов вычетов (ПСКВ) и способным сохранять работоспособное состояние при возникновении ошибки за счет реконфигурации структуры

Изобретение относится к вычислительной технике и может быть использовано в устройствах преобразования чисел из полиномиальной системы классов вычетов в позиционный код

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях

Изобретение относится к вычислительной технике и может быть использовано для построения модулярных нейрокомпьютеров, функционирующих в симметричной системе остаточных классов
Наверх