Устройство для ввода в микроэвм дискретных сигналов

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОбРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фиг.f

1 (21) 4881110/24 (22) 11.11,90 (46) 30.07,92, Бюл, N 28 (72) С.Ф.Тюрин, В.И.Назин, В,А,Несмелое.

А.А,Лазуков, А.B.Oâ÷èííèêoâ, И.П.Козяк и В,А.Харитонов (56) Авторское свидетельство СССР

1Ф 1314345, кл. G 06 F 13/00, 1987. .Авторское свидетельство СССР

N 1503043 кл G 06 F 13/00 1989 Ж, „1751772 А1 (54) УСТРОЙСТВО ДЛЯ ВВОДА В МИКРОЭВМ ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к области вычислительной техники, в частности к устройствам сопряжения, и может быть использовано для программно-аппаратного вычисления булевых функций, зависящих от состояния большого количества дискретных датчиков, Целью изобретения является повышение быстродействия и расширение об1751772

20

40 ласти применения за счет возможности вычисления и ввода многоразрядных булевых функций. Устройство содержит дешифратор адреса 1, шинный формирователь 2, пять элементов И 3, ..., 7, два элемента ИЛИ 8, 9, группу элементов 10 И с тремя состояниями на выходе, группу элементов 11 И-Н Е с тремя состояниями на выходе, первый блок оперативной памяти 12, два триггера 13, 14, счетчик 15, генератор 16, второй блок oneративной памяти 17, третий 18 и четвертый

19 триггеры, шестой 20 и седьмой 21 элементы И, элемент задержки 22, третий элеИзобретение относится к области вычислительной техники, в частности к устройствам сопряжения, и может быть использовано для программно-аппаратного вычисления булевых функций, зависящих от со- 5 стояния большого количества дискретных датчиков, Известно устройство, содержащее дешифратор адреса, два элемента И, элемент

ИЛИ, шинный формирователь, регистр группу элементов И, группу элементов И—

НЕ.

Недостатком такого устройства является низкая производительность.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее дешифратор адреса, . шинный формирователь, пять элементов И, два элемента ИЛИ, два три гера, оперативную память, генератор, счетчик, группу элементов И с тремя состояниями на выходе; группу элементов И вЂ” НЕ с тремя состояниями на выходе, причем вход дешифратора адреса подключен к входу устройства для подключения шины адреса микроЭВМ, первый выход дешифратора адреса соединен с первыми входами второго и третьего элементов И, выход второго элемента И соединен с входом выборки шинного формирователя, вход задания направлений передачи которого и первый вход элемента

ИЛИ соединены с входом устройства для подключения выхода команды ввода микроЭВМ, выход элемента ИЛИ соединен с вторым входом второго элемента И, второй вход элемента ИЛИ и второй вход третьего элемента. И соединен с входом. устройства для подключения команды вывода микроЭВМ, вход-выход шинного формирователя соединен с входом-выходом устройства для пОдключения входа-выхода данных микроЭВМ, вторые входы К-го (К = 1,В, где В— мент ИЛИ 23. группу элементов ИЛИ 24 входы адреса 25, входы-выходы 26 данных, информационные входы 27, дополнительные-информационные входы 28, первый 29 вход управления, второй 30 вход управления, вход разрешения 31, выход расширения 32, выход 33 тактового генератора, вход

34 внешнего тактового генератора, вход 35 системного сброса, Устройство позволяет обеспечить разрядонаращиваемость, повысить быстродействие и расширить область применения путем введения нового режима вычислений с сопровождением. 4 ил.

1 разрядность информационных входов устройства) элемента И с тремя состояниями на выходе группы и К-го элемента И-HE с тремя состояниями на выходе группы соединены с К-м разрядом входов для подключения дискретных сигналов, выходы К-ro элемента

И с тремя состояниями на выходе группы и

К-ro элемента И вЂ” HE с тремя состояниями на выходе группы соединены с К-м входом первого элемента И, нечетный выход оперативной памяти соединен с первым вхо-. дом К-ro элемента И с тремя состояниями на выходе группы, четный выход оперативной памяти соединен с первым входом К-ro .. элемента И вЂ” НЕ с тремя состояниями на выходе группы, информационные входы оперативной памяти соединены с выходами шинного формирователя, вход управления записьВ оперативной памяти подключен к выходу третьего элемента И, подключенному также к первому входу второго элемента

ИЛИ, вход выборки оперативной памяти подключен к отрицательной шине источника питания и постоянно активирован, адресные входы оперативной памяти подключены к информационным выходам счетчйка, выход переполнения счетчика подключен к входу сброса первого триггера, второй выход дешифратора адреса подключен к первым входам четвертого и пятого элементов И. второй вход четвертого элемента И подключен к второму входу третьего элемента И, второй вход пятого элемента

И подключен к первому входу первого элемейтэ ИЛИ, а выход пятого элемента И подключен к входу установки первого триггера, выход которого подключен к входу управления генератора и к (В+1)-му входу первого элемента И, выход генератора подключен к второму входу второго элемента ИЛИ, выход которого подключен к счетному входу счетчика, выход первого элемента И под1751772

6 ключен к входу установки второго триггера, выход четвертого элемента И подключен к входу сброса второго триггера, выход которого подключен к входу шинного формирователя.

Недостатком известного устройства является невозможность построения разрядонаращиваемых структур; низкое быстродействие и узкая область примене- ния. Эти недостатки обусловлены следую5

10 щими обстоятельствами. В прототипе отсутствуют технические средства, позволяющие получать разрядонаращиваемые устройства ввода (по аналогии с разрядонаращиваемыми процессорами, контроллерами 15 прерываний и пр,), что в условиях ограничений на ксличество выводов БИС таких устройств привбдит к ограничению и на число информационных входов. B широком клас20 се задач, требующем обработку большого количества дискретных сигналов (десятки, сотни), применение известного устройства для вычисления многоразрядных булевых функций заключается в поочередном вычислении подконъюнкций (необходимо не25 сколько известных устройств, каждое из которых обрабатывает часть входного слова) с дальнейшим программным вычислением всей конъюнкции. а вычисление сразу всей многоразрядной функции невозможно. Такой характер вычислений значительно снижает быстродействие и сужает область применения известного устройства. Кроме того, в нем отсутствует возможность непосредственного (без предварительной

35 обработки) ввода части разрядов с информационных входов.в микроЭВМ.

Цель изобретения — повышение быстродействия и расширение области применения за счет возможности вычисления и

40 ввода многоразрядных булевых функций.

На фиг.1 изображена функциональная электрическая схема устройства для ввода в микроЭВМ дискретной информации; на фиг.2 — временная диаграмма работы устройства в режиме настройки; на фиг.3— временная диаграмма работы устройства в режиме вычисления с сопротивлением; на . фиг..4- пример построения многоразрядной .. структуры с использованием в качестве мо- 50 дуля данного устройства.

Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор 1 адреса, шинный формирователь 2, пять элементов И 3 — 7, два элемента ИЛИ 8, 9. группу 55 элементов И 10.1-10. В с тремя состояниями на выходе, группу элементов И-HE 11.111.В.с тремя состояниями на выходе, первый блок 12 оперативной памяти, два триггера 13, 14, счетчик 15, генератор 16, второй блок 17 оперативной памяти, третий и четвертый триггеры 18, 19, шестой и седьмой элементы И 20, 21, элемент 22 задержки, третий элемент ИЛИ 23, группу элементов ИЛИ 24,1 — 24,И, входы адреса 25, входы-выходы данных 26, информационные входы 27, дополнительные информационные входы 28, первый вход 29 управления, второй вход 30 управления, вход 31 разрешения, выход 32 расширения, выход 33 тактового генератора, вход 34 внешнего тактового генератора, вход 35 системного сброса.

Вход 25 дешифратора 1 адреса и входвыход 26 шинного формирователя 2 являются соответствующими входом и выходом устройства для подключения к шинам адреса и данных микроЭВМ. Первый выход дешифратора 1 адреса соединен с первыми входами второго 4 и третьего 5 элементов И.

Выход второго элемента И 4 соединен с входом выборки шинного формирователя

2, вход задания направления передачи которого и первый вход элемента ИЛИ 8 соединены с входом 29 устройства для подключения выхода команды ввода микроЭВМ, Выход элемента ИЛИ 8 соединен с вторым входом второго элемента И 4. Второй вход элемента ИЛИ 8 и второй вход третьего элемента И 5 соединены с входом

30 устройства для подключения команды вывода микроЭВМ. Вторые входы К-ro (К =

1.В, где  — разрядность информационных входов устройства) элемента И 10 с тремя состояниями на выходе группы и К-го элемента И вЂ” НЕ 11 с тремя состояниями на выходе группы соединены с К-м разрядом входов 27 для подключений дискретных сигналов. Выходы К-ro элемента И 10 с тремя состояниями на выходе группы и К-ro элемента И-НЕ 11 с тремя состояниями на выходе группы соединены с К-м входом первого элемента И 3. Нечетный выход 12 оперативной памяти соединен с первым входом К-го элемента И 10 с тремя состояниями на выходе группы, четный выход оперативной памяти 12 соединен с первым входом К-го элемента И-НЕ с тремя состояниями на выхОде группы, Информационные входы оперативной памяти 12 соединены с выходами шинного формирователя 2. Вход управления записьо Оперативной памяти

12 подключен к вйходу третьего элемента И

5, подключенного также к первому входу второго элемента ИЛИ 9. Вход выборки оперативной памяти 12 подключен к отрицательной шине источника питания и постоянно активирован. Адресные входы оперативной памяти 12 подключены к информационным выходам счетчика 15. Вто1751772

10

40 уПравления входом записи оперативной памяти 12 и элементом ИЛИ 9 в том случае, 50 если активирован выход 1.1 дешифратора 1

55 рой выход дешифратора 1 адреса подключен к первым входам четвертого 6 и пятого

7 элементов И. Второй вход четвертого элемента И 6 подключен к второму входу третьего элемента И 5. Второй вход пятого элемента И 7 подключен к первому входу первого элемента ИЛИ 8, а выход пятого элемента И 7 подключен к входу установки первого трйггера 14, выход которого подключен к входу управления генератора 16, выход которого подключен к второму входу второго элемента ИЛИ 9. выход которого подключен к счетному входу счетчика 15.

Выход первого элемента И 3 подключен к входу установки второго триггера 14. Выход четвертого элемента И 6 подключен к входу сброса второго триггера 14, выход которого подключен к первому информацйонному входу шинного формирователя 2. Третий выход дешифратора 1 адреса подключен к второму входу шестого элемента И 20, Входы сброса счетчика 15 и второго 14 и третьего

18 триггеров объединень1, (B+1j-й вход первого элемента И 3 является выходом второго элемента ИЛИ 9. (В+2)й вход первого элемента И 3 является выходом седьмого элемента И 21, соответствующий вход которого подключен к выходу соответствующего элемента ИЛИ 24 группы. Первый выход первой оперативной памяти 12 подключен к входу элемента 22 задержки, выход которого соединен с входом установки третьего триггера 18 и вторым входом третьего элемента ИЛИ 23, первый вход которого явля.ется входом 35 системного сброса, Первый вход шестого элемента И 20 соединен с вторым входом первого элемента ИЛИ 8, Выход шестого элемента И 20 подключен к входу установки четвертого триггера 19, входу управления записью второго блока 17 оперативной памяти и четвертому входу второго элемента ИЛИ 9. Инверсный выход четвертого триггера 19 подключен к вторым входам элементов ИЛИ 24 группы, первый вход которых является соответст- 4 вующим выходом второй оперативной памяти 17, информационные входы которой подключены к информационным входам первой оперативной памяти 12, Адресные входы первой 12 и второй 17 оперативных памятей соединены, Вход выборки второй оперативной памяти 17 подключен к отрицательной шине источника питания и постоянно активирован. Выход третьего триггера

18 подключен к второму информационному входу шинного формирователя 2. Третьи входы элементов ИЛ И 24 груп йы подкл ючены к соответствующим информационным входам 28 и третьим информационным входам шинного формирователя 21. Е-вход дешифратора 1 адреса является входом 31 разрешения устройства. Вход сброса четвертого триггера 19 подключен к входу 35 сброса устройства. Третий вход второго элемента ИЛИ 9 является входом 34 внешнего тактового генератора. Выход первого элемента И 3 является выходом 32 разрешения устройства. Выход генератора 16 является выходом 33 устройства, Дешифратор 1 предназначен для дешифрации адреса. выставленного на входах

25 адреса устройства по разрешению. Дешифратор 1 может быть реализован, например, на стандартных интегральных микросхемах 155ИДЗ.

Шинный формирователь 2 предназначен для усиления по мощности сйгналов на входах-выходах 26 устройства при активизации первого входа разрешения Е1 (входа выборки), а также для перевода своего входа-выхода в состояние высокого импеданса при неактивизации первого входа разрешения для отключения информационных входов-выходов 26 устройства. Режим работы шинного формирователя 2 определяется уровнем сигнала на втором входе разрешения Е2 (входе направления передачи), Шинный формирователь 2 может быть реализован, например, на стандартной интегральной микросхеме 589АП16

Первый элемент И 3 предназначен для: формирования значения конъюнктивного терма по значению выходов каждой пары элементов 10-11, если имеется импульс с выхода элемента ИЛИ 9 и на выходе элемента И 21. Когда выходы обоих элементов в паре находятся в высокоимпедансном состоянии, это воспринимается К-м входом . (К = 1,В) элемента И 3 как в ТТЛ логике— логической "1".

Второй элемент И 4 предназначен для управления первым входом разрешения Е 1 (выходом выборки) шинного формирователя

2, Выход элемента И 4 возбуждается, если активированы выход 1.1 дешифратора 1 и выход элемента ИЛИ 8.

Третий элемент И 5 предназначен для и вход 30 устройства.

Четвертый элемент И 6 предназначен для управления входами сброса триггеров

14, 18 и счетчика 15 в том случае, если акти-. вирован выход 1.2 дешифратора 1 и вход 30 устройства.

Пятый элемент И 7 предйазначен для управления входом установки триггера 13 в том случае, если активирован выход 1.2 дешифратора 1 и вход 29 устройства.

1751772

Первый элемент ИЛИ 8 предназначен входит в конъюнктивный терм булевой фундля управления элементом И 4 в том случае, кции с инверсией, и отключейия их в противесли активированы входы 29 или 30 устрой- ном случае. На выходе 12.1 устанавливается ства. единица, если константа последняя.

Второй элемент ИЛИ 9 предназначен 5 Оперативная память 12 может быть редля управления счетным входом счетчика 15 ализована, например, на стандартных инсигналами либо с генератора 16, либо с вы- тегральных микросхемах 541РУ27. хода элемента И 5, либо с выхода элемента Первый триггер 13 предназначен для

И 20, либо с входа 34, управления генератором 16. Триггер 13 усГруппа элементов И 10,1 — 10.B c тремя 10 танавливается сигналом с выхода элемента состояниями на выходе без инверсии пред- И 7, а обнуляется сигналом с выхода элеменназначена для идентификации прямого зна- та ИЛИ 23. чения К-й переменной в конъюнктивном . Триггер 13 может быть реализован, натерме. При этом активирован вход управле- пример, на стандартной интегральной микния К-ro иэ элементов 10,1-10.В. В против- 15 росхеме 155ТМ2, ном случае выход элемента находится в Второй триггер 14 предназначен для высокоимпедансном состоянии и не влияет фиксации единичного значения вычисленна работу К-го из элементов 11.1 — 11.В. ной булевой функции при активизации выГруппа элементов И 10,1-10.В с тремя хода элемента И 3, состояниями на выходе может быть реали- 20 Триггер 14 обнуляется при активизации зована, например, на стандартных интег- выхода элемента И 6. ралных мйкросхемах 589АП16. причем Триггер 14 может быть реализован, наинформационный вход сопоставляется с пример, на стандартных интегральных эледвумя входами элемента И. изображен на ментах 155ТМ2. фиг.1 как единственный вход 0. 25 Счетчик 15 предназначен для адреса.: Группа элементов И-НЕ 11.1-11.В с ции оперативной памяти 12, 17 при записи тремя состояниями на выходе предназначе- или считывании информации, Счетный вход надляидентификацииинверсногoзначения счетчика 8 управляется выходом элемента

К-й переменной в конъюнктивном терме. ИЛИ 9. Емкость счетчика больше возможПри этом активизирован вход управления 30 ного количества конъюнктивных термов в

К-го из элементов 11.1-11,8, В противном вычисляемых булевых функциях или равна случае выход элемента находится в высоко- ему, импендансном состоянии и не влияет на Счетчик 15 может быть реализован, наработу К-го из элементов 10,1-10.В, пример, на стандартных интегральных микГруппа элементов И вЂ” НЕ 11.1-11.В с 35 росхемах 155НЕ7. тремя состояниями на выходе может быть Генератор 16 предназначен для управреализована, например. на стандартных ления по счетному входу счетчиком 15 при интегральныхмикросхемах571ХЛ2, причем считывании информации из оперативной информационный вход сопоставляется с памяти 12. Генератор 16 может быть реалидвумя входами элемента И, объединенными 40 зован, например, на стандартной интегвместе, и изображен на фиг.1 как единст- ральной микросхеме 155ЛАЗ, регистре, еенный вход D. конденсаторе.

Первый блок оперативной памяти 12 Второй блок оперативной памяти 17 предназначен для хранения констант на- предназначен для записи, хранения и выдастройки. Нечетные выходы данных 12.2 по- 45 чи констант сопровождения, определяющих стоянной памяти 12 подключены к входам учет результатов вычислений в других уступравления соответствующих из элементов ройствах ввода (внешних подконъюнкций).

И стремя состояниями на выходе без инвер- Константа сопровождения содержит нусии.10,1-10.В для подключения их к соот- ливпозициях,номеркоторыхсоответствует ветствующему разряду входного сигнала 27, 50 номерам дополнительных информационных если переменная;. сопоставляемая с ним, входов 28, не анализируемых на данном таквходит в конъюнктивный терм булевой фун- те вычислений. .кции без инверсии, и отключения их в про- Второй блок оперативной памяти 17 мотивном случае. Четные выходы даннйх 12.2 жет быть реализован, например, на станоперативной памяти 12 подключены к вхо- 55 дартных интегральных микросхемах дам управления соответствующих vis эле- 541РУ2, ментов И-НЕ с тремя состояниями на Третий триггер 18 предназначен для выходе 11.1-11.В для подключения их к со- фиксации факта окончания вычислений по ответствующему разряду входного сигнала считыванию последней константы (активи27, если переменная. сопоставляемая с ним, руется выход 12.1 блока 12).

1751772

Четвертый триггер 19 предназначен для маскирования группы элементов ИЛИ 24.124.М по сигналу системного сброса своим инверсным выходом и размаскирования их при записи первой константы сопровождения в блок 17.

Триггеры 18, 19 могут быть реализованы аналогично триггерам 13, 14, Шестой элемент И 20 предназначен для управления входом записи второго блока оперативной памяти 17, входом установки триггера 19 и счетным входом счетчика 15 через элемент ИЛИ 9 в том числе, если возбуждены выход 1,3 дешифратора 1 и вход 30 устройства.

Седьмой элемент И 21 предназначен для формирования результата подконъюнкций сопровождения по результатам вычислений в других устройствах ввода. Если на выходах всех элементов ИЛИ группы 24.1—

24.М установлены "1", на выходе элемента

И 21 также формируется "1", - .; — -. -,.

Элемент 22 задержки предназначен для сброса триггеров 18 и 13 (через элемент

ИЛИ 23) после надежного завершения переходных процессов tlo вычислению с последней выбранной константой из блока 12, Третий элемент ИЛИ 23 предназначен для обнуления триггера 13 как сигналом системного сброса, так и сигналом с выхода элемента 22 задержки.

Группа. М элементов ИЛИ 24.1 — 24.М предназначена для приема сигналов результатов вычислений подконъюнкций со провождения с M дополнительных входов

28 и формирования сигнала с учетом разрядов метки с. выходов блока 17 и с учетом состояния триггера 19. Если триггер 19 не установлен, то на выходах aeex ýëåìåíòîé

24.1 — 24.М устанавливаются "1", т.е, результаты вычислений внешних подконъюнкций (подконъюнкций сопровождения) не учитываются. Если триггер 19 установлен, то на выходе элемента ИЛИ группй 24 устанавливается "1", если соответствующий разряд выходов блока 17 (маски сопровождения) равен единице. Если разряд маски равен нулю, то на выходе элемента ИЛИ группы 24 устанавливается "1", если соответСтвующий разряд входов 28 равей единице, т.е, данная подконъюнкция сопровождения равна единица.

Входы адреса 25 предназначены для приема части разрядов шины "адре са внешней микроЭВМ; необходимых для возбуждения выходов 1.1, 1.2, 1.3 дешйфратора 1.

Входы-выходы 26 данных предназначе ны для подключения шийы данных внешней микроЭВМ.

Информационные входы 27 предназначены для приема дискретных сигналов датчиков для вычислений булевых функций в устройстве.

Дополнительные информационные входы 28 предназначены для приема результатов вычислений в других устройствах ввода, а также для непосредственного ввода инфор-:: мации в микроЭВМ без локальной обработчен для приема сигнала вывода данных с шины. управления микроЭВМ.

Вход 31 разрешения предназначен для подключения выхода внешнего дешифрато20 ра адреса устройство ввода-вывода, который дешифрует старшие разряды шины адреса.

Выход 32 расширения предназначен для выдачи результатов вычислений во

25 внешние устройства ввода при построении многоразрядной структуры.

Выход 33 тактового генератора предназначен для выдачи импульсов в другие устройства ввода при построении многораз30 рядной структуры

Вход 34 внешнего тактового генератора предназначен для приема импульсов с других устройств ввода при построении многоразрядной структуры.

Вход 35 системного сброса предназначен для приема сигнала системного сброса с шины управления микроЭВМ, Устройство работает следующим образом, 35

40 1. Режим настройки

В этом режиме происходит запись констант в блоки оперативной памяти 12, 17 (см, фиг.1, 2). При этом внешняя микроЭВМ обращается к устройству как к порту вывода, причем часть старших адресных разрядов (адресующих порты ввода-вывода) дешифрируется на внешнем системном дешифраторе (так, как указано, например, на фиг,4) и возбуждается вход разрешения 31, младшая часть адресных разрядов шины 25 данных дешифрируется дешифратором 1, что приводит к возбуждению его выхода

1.1, Так как при этом активирован вход 30 управления (вывод в устройство вывода), то возбуждается выход элемента ИЛИ 8; а затем возбуждается выход элемента И 4, что приводит к возбуждению входа Е 1 шинного формирователя 2, который подключается к шине 26 данных внешней микроЭВМ в режиме передачи информации на

10 ки но части входов шинного формирователя 2.

Первый вход 29 управления предназна-: чен для приема сигнала ввода данных с шины управления микроЭВМ.

15 Второй вход 30 управления ri ðå iíàçíà1751772 же константы в блок 17 триггер 19 устэнэв ливается импульсом с выхода элемента И 20 свои выходы (вход Е 2 направления передачи данных не активирован входом 29 ввода ленное состояние триггеров 14, 18. Вход мента И 5, так как возбужден выход 1.1 разрешения второго блока оператйвной памяти постоянно активирован, а необходймость его введения обусловлена стремленидешифратора 1 и вход управления 30, что, в свою очередь. приводит к воэбужденйю вхо- 10 да записи первого блока оперативной памяти 12, вход разрешения которой постоянно ем увеличить возможную разрядность как активирован. В блок 12 записывается первая константа; причем запись происходйт в основной, так и дополнительной константы (константы сопровождения), Так, если D — разнулевую ячейку, так как счетчик 15 в исход- 15 ном состоянии обнулен по цепям, не указанрядность шины данных, то разрядность основной и дополнительной константы = D.

Таким образом, устройство готово к вычислениям-: счетчик 15, трйггеры 18, 14, 13 ным на фиг.1. По заднему фронту импульсы записи на выходе элемента И 5 через элеобнулены (триггер 13 сигналов системного мент ИЛИ 9 изменяют состояние счетчика входу 35). Поэтому устройство вычисляет ращении по адресу, возбуждающему выход...1.2 дешифратора 1, в режиме вывода (возбуждается вход 30 управления). При этом только конъюнкции от дискретных сигналов на информационных входах 27, входы 28 (дополнительные) не подключены, а нэ втоактивируется выход элемента И 6, обнуля30 ются триггеры 18, 14 и счетчик 15, Устройство готово к записи констант во второй блок рых входах группы элементов ИЛИ 24.1—

24.М установлены единицы с выхода триггера 19 (с инверсного выхода), поэтому активирован выход элемента И 21, который оперативной памяти 17. Запись констант в блок 17 происходит активирует последний (В+2)-й вход элемен35 аналогично. описанному за исключением тота И 3, Следовательно, сигналы на дополниго, что внешняя микроЭВМ обращается к тельных. входах 28 (входах расширения конъюнкций) не "мешают" работе устройстустройству по адресу, возбуждающему выход 1.3 дешифратора 1, поэтому при возбуждении входа 30 управления возбуждается ва, которое в дальнейшем работает аналовыход элемента И 20, что приводит к воз40 гично прототипу

Для инициирования вычислений внешняя микроЭВМ обращается к устройству по буждению входа записи блока 17, à по заднему фронту этого сигнала через элемент адресу, активирующему выход 1.2 дешифратора 1 в режиме ввода (активируется вход

ИЛИ 9 изменяется состояние счетчика 15.

Таким образом, в блок 17 записывается второй массив констант, который можно на- 45 звать массивом сопровождения (длина его .. управления 29 — ввода), Поэтому активируется выход элемента И 7 и устанавливается триггер 13, запускающий генератор 16, коравна длине массива; записываемого в блок 12), константы которого определяют торый начинает форсировать последованомер дополнительного информационного тельность импульсов. Эти импульсы входа, учитываемого при вычислении оче- 50 проходят через элемент ИЛИ 9 и стробируют вычисления на элементе И 3 по (В+1)-му редной конъюнкции. Если данный вход не входу, а задним фронтом этих импульсов изменяется состояние счетчика 15, адресуучитывается на данном такте вычислений, то соответствующие константы сопровождения должны иметь в этом разряде едини- ющего блоки памяти 12, 17. Следует отметить, что в этом режиме на вход 34 должно быть подано напряжение "0" (как, наприцу. Если сопровождение не нужно, то все 55 дополнительные входы замаскированы ииинформации}.

Таким образом, на входах данных блоков 12, 17 устанавливается информация, вы водимая внешней микроЭВМ, Кроме того, возбуждается выход эле15, который адресует очередную ячейку памяти. . В дальнейшем работа устройства происходит аналогично — выводится А констант (c 1-й по А-ю на фиг.2). После завершения .записи констант в блок 12 необходимо обнулить счетчик 15. Это происходит при обверсным выходом триггера 19, обнуляемого системным сбросом по входу 35 (по первым входам элементов ИЛИ группы элементов

ИЛИ 24.1-24.М). Однако npv записи первой

25 и снимает сигнал маскирования, После записи массива констант в блок

17 (очередность записи в блоки 12, 17 может быть любой) обнуляется счетчик 15 аналогично описанному, подтверждается обнусброса), в блоки 12, 17 записаны необходимые константы (в блок 17 — при необходимости}.

2. Вычисления без сопровождения, В этом режиме константы в блок 17 не записываются и, соответственно, триггер 19 обнулен (сигналом системного сброса по мер, указано на фиг.4). Вначале иэ блока 12 по выходам 12,2 считана первая константа, настрэивающая группу элементов И, И-НЕ

10, 11 аналогично прототипу на вычисление

1751772 первой коньюнкции таким образом, что если К-й разряд входного дискретного сигнала

27.K входит в конъюнкцию с инверсией, то возбужден вход разрешения элемента 10.К, если без инверсии — вход разрешения 11.К, если К-й разряд не входит в койьюнкцию, то входы разрешения элементов 10.К, 11,К не возбуждены и их обьединенные выходы находятся в высокоимпедансном состбянии, что воспринимается соответствующим входом элемента И 3 как в ТТЛ логике— логической "1". Поэтому если коньюнкция покрывает дискретный сигнал на входах 27, то по стробу сигнала на выходе- элемейта

ИЛИ 9 возбуждается выход элеимента И 3 и устанавливается триггер 14, т.е. вычисляемая функция = 1. Состояние триггера 14 опрашивается внешней микроЭВМ вЂ” шинный формирователь 2 в этом случае находится в режиме передачи информации с входов на выходы-входы 26 (активированы входы Е 2, Е 1, так как микроЭВМ активирует вход 29 и возбужден выход 1.1 дешифратора 1), Если триггер 14 установлен, внешняя микроЭВМ, проанализировав результат программно, переходит к дальнейшим действиям либо может разгрузить в устройство очередной массив констант для вычисления очередной функции, что производится аналогично описанному. Если результат вычислений нулевой (ни одна из конъюнкций не равна 1), то по выборке последней константы из блока 12 возбуждается ее выход 12.1, это свидетельствует о том, что константа — последняя, поэтому с задержкой, определяемой элементом 22 задержки и необходимой для надежного завершения вычислений на элементе И 3 по последнему импульсу генератора, срабатывает трйггер

18, По состоянию триггера 18 внешняя микроЭВМ убеждается в том, что вычисления закончены и результат нулевой.

Опрос триггеров 18, 14 может быть осуществлен, например, следующей последо. вательностью команд:

SCAN,iN PORT I; ввод информации из . порта

ANI ф1; маскирование всех битов, кроме первого

INZ Р„ЗИ!Я, переход по единичному значению функции

IN PORT I; ввод информации с порта

АМ(ф2; маскирование всех битов, кроме второго

l2 SCAN; возврат, если вычисление»е закончено

RET; возврат в оСновную программу

При необходимости ввода части дискретной информации без локал ьной обработки они вводятся аналогично с входов 28 и

1 путем соответствующего маскирования выделяются. На фиг,1 этидополнительные сигналы с входов 28 поступают на входы D3 шинного формирователя 2, По окончании вычислений сигнал с выхода элемента 22 задержкй через элемент

ИЛИ 23 обнуляет триггер 13 и генератор 16 останавливается, Для пройзводства дальнейших вычислений необходимо программно обнулить счетчик 15, трйггеры 14, 18, это

10 производится аналогично описайному при возбуждении выхода элемента И 6.

После записи очередного массйва констант устройство готово к очередным вычислениям, которые производятся аналогично.

Если в работе устройства предусматривает-. ся режим вычислений без сопровождения после описанного ниже режима с сопровождением, то необходимо организовать системный сброс с помощью дополнительного

20 порта вывода с целью обеспечения периодического обнуления триггера 19 программВ этом режиме при вычислении каждой конъюнкции учитывается информация на дополнительных информационных входах

28 (входах расширения коньюнкций). Триг30 гер 19 установлен и с вторых входов группы . элементов ИЛИ 24;1-24.M снята "1", так как предполагается, что предварительно проведен режим записи и в оперативную память

17 записан массив констант сопровождения

35 (дополнительных констант).

После инициирования вычислений аналогично предыдущему режиму генератор 16 формирует последовательность импульсов, которая по выходу 33 поступает и на другие модули (основное устройство, в котором запущен тактовый генератор, будет ведущим; предполагается, что в ведомые модули загружены соответствующие массивы кон40 стант; модели могут быть соединены, 45 например, так, как указано на фиг.4). С выхода блока 17 константа сопровождения поступает на группу элементов ИЛИ

24,1-24,М, причем если даннйй К-й вход (К = 1,M) не анализируется в данный коньюнкции, то нэ соответствующий К-й элемент

ИЛИ группы 24 с выходов блока 17 должна поступить "1", в противном случае — "0".

На фиг.3 показано, что замаскированы

50 входы 28.1, 28,4 (эти входы не указаны на фиг.1) соответствующими выходами 17,1, 17.4 блока 17 (первой константой сопровождения). Первый импульс 33 поступает на входы 34 ведомых модулей, и по нему в этих модулях происходят вычисления, аналогичные описайным в предыдущем разделе, в.но.

3, Режим вычисления с сопровождени25 ем, 18

1751772

17 соответствии с записанными в них консталн- тельные) имеют 4 разряда (28,1, 28.2, 28.3. тами. В ведомых модулях все элементы ИЛИ 28.4). группы 24 замаскированы, однако воэможл- Ha вход внешнего тактового генератора но построение пирамидальных структур, в . 34 ведущего модуля (УВ1) подан логический которых ведбмые модули на одном уровйе 5 "ноль", 6 старших разрядов шины адреса могут быть ведущими для другого с тем иск-" дешифрируются внешним дешифратором лючением, что формхирование импульса npo- . микроЭВМ для подключения по входам Е 31

Иэвбдится самым старшим модулем, соответствующего модуля УВ 1 — УВ 4 при находящимся на вершине пирамиды. При настройке. Тэк, например, распределения этом частота идлительность импульсовсин- 10 адресного пространства портов ввода-выхройизацихи выбирается С учетом вбзмож- вода может иметь следующий вид ной скоростй переходных процессов в такой УВ 1 ЗООа-303а пирамиде. ::: — -"-::.. -:- ;:.:;.,-:.::.::.: -:, . . -" УВ 2 200а-203а

Итак, на фиг.3 показано, чтхо по первому .- УВ,З 100е-103а импульсу с входов 28,2, 28.3 поступили им- 15 УВ 4 ОООв-ОООЗа

aynbce с ведомых устройств. Это означает,. ... ..:,, При этом дешифратор дешифрирует . что подконъюнкции, выхчисленные в. этих ус- ::" . " Шесть старших битов адреса, а два младших тройствах (ведомых модуля), равны едйни- (Π— 3) дешифрируются внутри УВ 1 — УВ 4 це; Сигналы о значении подконъюнкций посредством анализа шины 25 адреса. поступают с выходов 32. ведомых модулей; 20 -При настройке каждое иэ устройств на- .

Поэтому и на выходе злемейта И 21 форми-".. страивается отдельно, как было описано вы- " руется импульс, говорящий о том, что ice ше, внешние подконъюнкций равны еДинице.: При вычислениях инициируется только . если к тому же и пбдконъюнкция, вйчислен-: первый модуль (ведущий), в нем же форминая ведущим устройством от эйачеуний сиг- 25 руется результат, который анализируется налов на входах 27, будет равна единице, то внешним микроЭВМ при обращении только на выходе элемента 3 возникает импульс: к нему, По окончании вычислений произво(импульс на выходе элемента ИЛИ 9 пера- дится обнуление счетчика 15, триггеров 14, крывается с импульсами, пришедшими на 18 аналогично описанному:в каждом модуле дополнительные входы). Поэтому устано- 30 отдельно. вится триггер 14 и в дальнейшем устройство Кроме того, внешняя микроЭВМ может работает аналогично описанному - пр0-" инициировать вычисления отдельно в кажграммно определяется состояние триггера дом модуле и анализировать результаты вы14 и т.д. По заднему фронту импульса на . числений даже при соедйнении их для выходе элемента ИЛИ 9 изменяется состо- 35 вычисления мйогораэрядхных функций. яние счетчика 15, считывается очередная :.: Пример. . константа, вновь анализируется состояйие :: " Пусть необходимо вычислить следуювходов 28, нотак как триггер 14 уже установ- - -:. щую булеву функций: лен (фиг.3), то, если какая-то конъюнкция . z = x>xzax4xsxarrxex0xiex>>xizxax>4xisx>6v будет равна единйце, вновь подтвердится ус- 40 .: .: . маха. тайовленное состояние триггера 14. После —: Тогда для четырехлразрядных модулей того как будет считана последняя констан- . необходимо их соединить так, как указано та, возбудится выход 12.1 блока 12, чеурез - на фиг.4. элемент задержки 22 установится триггер Количество конъюнкций — 2, поэтому в

18ивдальнейШемустройство работаетана- 45 каждый иэ модулей необходийо записать логично опйсанному в предыдущем разде- - две константы. ле.. -, . - Для УВ 1 (фиг.4):

О ведомых модулях тахжеуооуенвалиав- " 1) 3 00101ôÎÎÎÎ 1 ются триггеры 14, если подконъюнкция,в кото- . -::::: 12.2 12.1 рую;; анэло- 50 2) 00 00 ОО 00 1 I 0 0 1 гично после считывания последней кон- : Для YB 2; станты устанавливается триггер 18, . 1) 10 10 1010 0 1 1 1 1

Таким образом, для вычисления мног0- 2) 00 ОО 00 01 1 1 1 1 1 разрядной булевой функций необходимо * Для УВ 3: особое соединение модулей; как, например, 55 1) 10 10 10 10 0 1 1 1 1 указано на фиг.4. Один модуль является ее- . 2) 00000000 1 1 1 1 1 дущим, остальные - ведомыми..На фиг.4 .. Для УВ 4: изображены модули, вычисляющиебулевйе 1) 10 10 1010 0 1 1 1 1 функции от 4-х аргументов (разрядность 00000000 1 1111 входов 27 = 4). входы расширения (дополни1751772

10

15 направления передачи которого и первый вход первого элемента ИЛИ соединены с входом устройства для подключенйя выхода команды ввода микроЭВМ, выход перво20 ro элемента ИЛИ соединен с вторым входом второго элемента И, второй вход первого элемента ИЛИ и второй вход третьего элемента И соединены с входом устройства для подключения команды вывода микро25 ЭВМ, вторые входы К-го (К = 1,В, где В— разрядность информационных входов устройства) элемента И с тремя состояниями на выходе группы и К-ro элемента И-HE с тремя состояниями на выходе группы соедине30 ны с К-м разрядом входов для подключения

35, первого блока оперативной памяти соеди40 нен с первым входом К-го элемента И-НЕ с шинного формирователя. вход управления

45 записью первого блока оперативной памяти

По первому импульсу все УВ вычисляют каждый свою подконъюнкцию, причем УВ 1 формирует результат конъюнкций с учетом результатов УВ 2, УВ 3, УВ 4, По второму импульсу вычисляется подконъюнкция хэ, х>2. УВ 1, УВ 4 выполняют

"холостые" вычисления с нулевой константой, которые, безусловно, дают единичный результат.

Вторая константа является последней, поэтому вычисления заканчиваются.

Таким образом осуществляется параллельная работа всех четырех модулей. В прототипе в этих условиях необходим был бы последовательный опрос для первой коньюнкции — четырех модулей, для второй— двух модулей с.дальнейшим программным вычислением значения всей функции.

Технико-экономическая эффективность предлагаемого устройства заключается в следующем.

Пусть r — разрядность шины данных микропроцессора, тогда разрядность обрабатываемых прототипом дискретных сигналов 2, Если  — разрядность (макси-.

Г мальная) конъюнкций вычисляемой булевой функции, то при использовании устройства2В прототипа необходимо циклов опроса

r для вычисления подконъюнкций максимального ранга с программным вычислением конъюнкции (необходимо — устройств), 2В г .

В предлагаемом устройстве необходим один цикл опроса для вычисления коньюнкций максимального ранга, Однако при этом возрастают временные затраты на настройку. Поэтому наиболее эффективна однократная настройка при инициализации системы (при включении питания на систему).

Предлагаемое устройство обеспечивает возможность разрядонаращиваемости, т.е. получения структур, вычисляющих многоразрядные.булевы функции, причем возможно построение пирамидальных структур. Так, при использовании устройства, подобного изображенному на фиг.4, к ведущему модулю возможно подключение до четырех ведомых, к которым, в,свою очередь, можно подключить еще четыре и т,д.

Предлагаемое устройство позволяет расширить область применения на задачи вычисления многразрядных булевых функций, критические по времени при условии 5 однократной настройки при инициализации системы.

Формула изобретения

Устройство для ввода в микроЭВМ дискретных сигналов, содержащее дешифратор адреса, шинный формирователь, пять элементов И, два элемента ИЛИ, группу элементов И с тремя состояниями на выходе, группу элементов И-HE с тремя состояйиями на выходе, первый блок оперативной памяти, два триггера. счетчик, генератор, причем вход дешифратора адреса и входвыход шинного формирователя являются соответствующими входом и выходом устройства для подключения к шинам адреса и данных микроЭВМ, первый выход дешифратора адреса соединен с первыми входами второго и третьего элементов И, выход второго элемента И соединен с входом выборки шинного формирователя, вход задания дискретных сигналов. выходы К-го элемента

И с тремя состояниями на выходе группы и

K-го элемента И вЂ” НЕ с тремя состояниями на выходе группй соединены с К-м входом riepвого элемента И, нечетный выход первого блока оперативной памяти соединен с первым входом К-го элемента И с тремя состояниями на выходе группы, четный выход тремя состояниями на восходе труппы, информационные входы первого блока оперативной памяти соединены с выходами подключен к выходу третьего элемента И и первому входу второго элемента ИЛИ, вход выборки первого блока оперативной памяти подключен к отрицательной шине источника питания. адресные входы первого блока оперативной памяти подключены к информационным выходам счетчика, второй выход дешифратора адреса подключен к первым входам четвертого и пятого элементов И, второй вход четвертого элемента И подключен к второму входу третьего элемента И, второй вход пятого элемента И подключен к первому входу первого элемента ИЛИ, а выход пятого элемента И подключен к входу установки первого триггера, 21

1751772

22 выход которого подключен к входу управ- сброса, первый вход шестого элемента И ления генератора, выход которого подклю- соединен с вторым входом первого элечен к второму входу второго элемента мента ИЛИ, выход шестого элемента И

ИЛИ, выход которого подключен к счетно- . подключен к входу установки четвертого му входу счетчика,.вйход первого элемен- 5 триггера, входу управления записью второта И подключен к входу устанбвки второго ro блока оперативной памяти и четвертому триггера, выход четвертого элемента И входу второго элемента ИЛИ, инверсный выподключен к входу сброса второго тригге- ход четвертого триггера подключен к втора, выход которого подключен к первому ром входам элементов ИЛИ группы, первые информационному входу шинного форми- 10 входы которых соединены с соответствуюрователя, о т Il и ч а ю щ е е с я тем, что, с щим выходом второго блока оперативной целью повышения быстродействия и расши- памяти, информационные входы которого рения области применения путем вычисле- .. подключены к информационным входам ния и ввода мнбгоразрядных булевых первого блока оперативйой памяти, адресфункций, в него введены второй блок опера- 15 ные входы первого и второго блоков оперативной памяти, третий и четвертый тригге- тивной памяти объединены, вход выборки ры, шестой и седьмой элементы И, элемент второго блока оперативной памяти подклюзадержки, третий элемент ИЛИ, группа эле- чен к отрицательной шйне источника питаментов ИЛИ, причем третий выход дешиф- ния, выход третьего триггера подключен к ратора адреса подключен к второму входу 20 второму информационномувходу шинного шестого элемента И, входы сброса счетчика, формирователя, третьи входы элементов второго и третьего триггеров объединены, ИЛИ группы являются дополнительными (В+1)-й вход первого элемента И соединен информационными входами устройства и с выходом второго элемента ИЛИ, (8+2)-й соединены с третьим информационным вход первого элемента И соединен с выхо- 25 входом шинного формирования, Е-вход дом седьмого элемента И; соответствую- дешифратора адреса является входом разщий вход которого подключен к выходу решения устройства, вход сброса четверсоответствующего элемента ИЛИ группы, "того триггера подключен к входу сброса первый выход первого блока оператив- устройства, третий вход второго элемента ной памяти подключен к входу элемента 30 ИЛИ является входом внешнего тактового задержки, выход которого соединен с вхо- генератора; выход первого элемента И явдом установки третьего триггера и вторым ляется выходом разрешения устоойства, вывходом третьето элемента ИЛИ, первый ход генератора являетсятактовым выходом вход которого является входом системного устройства.

1751772

f751772

C

Составитель С.Тюрин

Редактор M. Циткина Техред М.Моргентал Корректор Л филь

Заказ 2693 . - Тираж - - . . .:...:.::::; Подписное

8HMMflN Государственного комитета йо изобретениям и открытиям йри ГКНТ СССР

113035, Москва, Ж-36, Раушская наб., 4/5 . Производственно-издательский комбинат "Патент". г, Ужгород; ул. Гагарина; Ю1