Устройство для преобразования двоично-десятичного кода в двоичный код и обратно

 

Изобретение относится к вычислительной технике и может быть применено для быстрого преобразования чисел из двоичной системы счисления в десятичную и обратно . Целью изобретения является повышение быстродействия. Устройство содержит группу формирователей тетрадных эквивалентов, группу узлов тетрадного суммирования , группу узлов преобразования двоичного кода в десятичный код, группу коммутаторов и блок суммирования. 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s Н 03 М 7/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4790828/24 (22) 06.12.90 (46) 15.08.92. Бюл, М 30 (71) Научно-исследовательский институт электронных вычислительных машин (72) В.П.Тукаль и А.А.Шостак (56) Авторское свидетельство СССР

М 451991, кл. Н 03 М 7/12, 1974, Авторское свидетельство СССР

М 773616, кл. Н 03 М 7/12, 1979.

Авторское свидетельство СССР

М?32853, кл. Н 03 М 7/12, 1977.

Изобретение относится к вычислительной технике и может быть использовано для быстрого преобразования двоично-десятичного кода в двоичный код и обратно.

Известно устройство для преобразования двоично-десятичного кода в двоичный код, построенное по однотактному принципу и содержащее блок суммирования. состоящий иэ многовходовых одноразрядных сумматоров.

Недостатками известного устройства являются относительно низкое быстродействие и ограниченные функциональные. воэможности из-эа невозможности обратного преобразования кодов.

Известно также устройство для преобразования двоично-десятичного кодл в двоичный код и обратно, построенное по однотактному принципу и содержащее регистр двоичного числа и последовательно соединенные каскады преобразования, каждый из которых содержит блок выделе5U,, 1755375 А1

2 (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В

ДВОИЧНЫЙ КОД И ОБРАТНО (57) Изобретение относится к вычислительной технике и может быть применено для быстрого преобразования чисел из двоичной системы счисления в десятичную и об. ратно. Целью изобретения является повышение быстродействия, Устройство содержит группу формирователей тетрадных . эквивалентов, группу узлов тетрадного суммирования, группу узлов преобразования двоичного кода в десятичный код, группу коммутаторов и блок суммирования. 8 ил.. ния старшей единицы, сумматор, шифратор двоично-десятичных чисел, формирователь двоичного эквивалента, девять элементов

ИЛИ, девять схем сравнения и дешифратор двоична-десятичного кода.

Недостатками известного устройства являются относительное низкое быстродействие и большое количество аппаратуры.

Наиболее близким к предлагаемому является устройство для преобразования двоично-десятичного кода в двоичный код и обратно, построенное по многотактному принципу и содержащее двоичный регистр две группы коммутаторов. группу формирователей тетрадных эквивалентов, блок суммирования, блок . сравнения и распределитель импульсов, причем Шины двоичного числа соединены с первыми информационными входами коммутаторов первой группы, вторые информационные входы которых соединены с выходами распределителя импульсов, выходы коммчтато1755375 ров первой группы соединены с информационными входами двоичного регистра, вы-. ходы которого соединены с первыми информационными входами коммутаторов второй группы, вторые информационные входы которых соединены с выходами распределителя импульсов, выходы коммутаторов второй группы соединены с, входами формирователей экв валентов группы, выходы которых соединены с информационными входами блока суммировайия, выходы которого соединены с информацйонными входами первой группы блока сравнения, информационные входы второй группы ко. торого соединены с шинами двоично-десятичзгого числа, управляющие входы коммутаторов первой и второй группы соединены с входом задания режима устройства.

Недостатком известного устройства является низкое быстродействие.

Цель изобретения — повышение быстро действия устройства.

Поставленная цель достигается тем, что в устройство для преобраэованйя двоичнодесятичного кода в двоичный код и обратно; содержащее группу формирователей тетрадных эквивалентов, группу коммутаторов и блок суммирования, причем выход блока суммирования является выходом устройства, вход задания режима которого соединен с управляющими входами коммутаторов группы, введейы группа узлов тетрадного суммирования и группа узлов преобразования двоичйого кода в десятичный код, причем информационные входы группы устройства соединены с информационными входами соответствующих формирователей тетрадных эквивалентов группы, выходы которых соединены с входами соответствующих узлов тетрадного суммирования группы, выходы которых соединены с первыми информационными входами соответствующих коммутаторов группы и входами соответствующих узлов преобразования двоичного кода в десятичный код группы, " выходы которых соединены с вторыми информационными входами соответствующих коммутаторов группы, выходы которых соединены с входами соответствующих слагаемых блока суммирования, вход задания режима которого соединен с входами задания режима формирователей тетрадных эквйвалентов группы и с входом задания режима устройства, На фиг,1 приведена структурная схема устройства для преобразования двоичнодесятичного кода в двоичный код и обратно; на фиг,2 — порядок формирования тетрадных эквивалентов для преобразования дво10

20 ну 7, npvi преобразовании двоичного кода

30

50 хами а, б, в, г, „., с, т, в нижней части таблицы поясняется формирование двоич55 штрихов а, б, в; г,;... и, р. Предполагается, l

15 ично-десятичных кодов в диапазоне 039999 и двоичных кодов в диапазоне 065535; на фиг,3 — 7 — примеры построения формирователей тетрадных эквивалентов группы для тетрад с первой по пятую соответственно; на фиг,8 — функциональная схема первого узла тетрадного суммирования группы.

Устройство для преобразования содержит группу формирователей 1> — 1m тетрадных эквивалентов, группу узлов 21-2m тетрадного суммирования, группу узлов 33

3 преобразования двоичного кода в десятичный код, группу коммутаторов 4> 4, блок 5 суммирования, группу 61 — 6m информационных входов устройства, вход 7 задания режима устройства (и ри преобразовании двоично-десятичного кода сигнал логической единицы подается на ши— на шину 7 входа 7), выход 8 устройства.

Информационные входы 6 -6m группы устройства соединены с информационнйми входами соответствующих формирователей

1> — 1m тетрадных эквивалентов группы, выходы которых соединены с входами соответствующих узлов 2 — 2m тетрадного суммирования группы, выходы которых соединены с первыми информационными входами соответствующих коммутаторов 4> — 4 группы и входами соответствующих узлов

31-Зm преобразованйя двоичного кода в десятичный код груйпы, выходы которых соединены с вторыми информационными входами соответствующих коммутаторов

4 — 4m группы, выходы которых соединены с входами соответствующих слагаемых блока

5 суммирования, вход задания режима которого соединен с входами задания режима формирователей 1 — 1m, коммутаторов 4i4m и входом 7 задания режима устройства, Формирователи 1 -1m предназначены для формирования двоичных и двоично-десятичных тетрадных эквивалентов, В верхней части таблицы на фиг,2 поясняется формирование двоичных тетрадных эквивалентов для преобразования 5-разрядного двоично-десятичного кода, двоичные разряды которого обозначены буквами со штрино-десятичных тетрадных эквивалентов для преобразования двоичного кода, двоичные разряды которого обозначены буквами без что диапазон преобразуемых двоично-десятичные кодов равен 0 — 39999, диапазон преобразуемых двоичных кодов равен 0-65535.

На фиг.2 кружками обведены значения тех двоичных разрядов соответствующих дво1755375 ичные цифры с выходов элементов И 94-95 и одну двоичную цифру с шины б формирователя 11, на вход одноразрядного двоичного сумматора 18з — одну двоичную цифру с

5 шины д формирователя 11 на фиг.3. Аналогичным образом подключаются другие входы узла 21 к выходам формирователя 11.

Узлы 31 — 3m группы предназначены для преобразования в десятичный код результа10 тов, сформированных в двоичном коде на выходах узлов соответственно 21 — 2 тетрадного суммирования группы. Они являются узлами комбинационного типа и могут быть построены любым известным спосо15 бом.

25

30 2ИЛИ

50

55 ичных и двоично-десятичных эквивалентов, которые зависят только от значений разрядов преобразуемых кодов и не зависят от режима (направления) преобразования.

Значения других двоичных разрядов соответствующих двоичных и двоично-десятичных эквивалентов зависят как от значений двоичных разрядов преобразуемых кодов, так и от режима преобразования, По таблице на фиг.2 строятся функциональные схемы формирователей 11 — 1в, Формирователь 11 содержит элементы И .

91 — 91э и элементы ИЛИ 101 — 104, формирователь 1г элементы И 111-11z4 и элементы

ИЛИ 121 — 12g, формирователь 1з — элементы

И 131 — 132o и элементы ИЛИ 141 — 144, формирователь 14 — элементы И 151 — 151о и элементы ИЛИ 161 — 1бз, формирователь 1в элементы И 171 — 17з. При подаче на шину 71 входа 7 задания режима устройства единичного сигнала в формирователях 11-1s формируются двоичные тетрадные эквиваленты для исходного преобразуемого двоична-десятичного кода, при подаче на шину 72 входа

7 единичного сигнала — двоично-десятичныЕ тетрадные эквиваленты для исходного пре-. образуемого двоичного кода.

Узлы 21 — 2 тетрадного суммирования . группы осуществляют двоичное суммирование массивов тетрад эквивалентов, сформированных на выходах формирователей соответственно 11-1 . Узлы 21-2П могут быть построены с применением любых известных методов и средств. На фиг,8 в качестве примера показано построение узла 21 тетрадного суммирования на одноразрядных двоичных сумматорах 181-1816. Узел 21 осуществляет суммирование двоичных цифр, сформированных в формирователе

11. 4

Порядок передачи информации из формирователя 11 в узел 21 следующий. Например, в формирователе 11 формируются семь двоичных цифр с весом 21(две цифры поступают из шин д и б, а пять цифр формируются 4 на выходах элементов И 91-9 . Далее эти семь двоичных цифр с весом 2 поступают на входы одноразрядных двоичных сумматоров 181 — 18з с весом 2 узла 21, с помощью

1 которых выполняется их двоичное суммирование с передачей возникающих переносов в соседнюю весовую позицию с весом 2 узла 21. Порядок подачи этих семи двоичных цифр на входы одноразрядных двоичных сумматоров 181 — 18з произвольный. Например, на входы одноразрядного сумматора

181 можно подать три двоичных цифры, сформированные на выходах элементов И

91-9з формирователя 11, на входы одноразрядного двоичного сумматора 182 — две двоС помощью коммутаторов 41-4,„групп осуществляется передача на равновесовые входы блока 5 суммирования, либо двоичных кодов результатов с выходов узлов 212m тетрадного суммирования (режим преобразования двоично-десятичного кода в двоичный код), либо десятичных кодов результатов с выходов узлов 31 — 3m преобразования двоичного кода в десятичный код группы (режим преобразования двоичного кода в двоична-десятйчный код).

Каждый разряд коммутаторов 41-4 может быть построен на одном элементе 2И вЂ”

Блок 5 предназначен для двоичного (режим преобразования двоично-десятичного кода в двоичный. код) или десятичного (режим преобразования двоичного кода в двоично-десятичный) суммирования результатов, образованных на выходах коммутаторов 41 — 4П группы, Он может быть построен любым известным способом.

Устройство работает следующим образом.

Режим преобразования двоично-десятичного кода в двоичный код. После подачи на информационный вход 6 устройства преобразуемого двоично-десятичного кода под действием сигналов на выходе 7 задания режима устройства (по шине 71 подается единичный сигнал. по шине 7z — нулевой сигнал) в фоРмиРователЯх 11 — 1m гРУппы формируются значения двоичных тетрадных эквивалентов, которые затем суммируются в узлах 21-2п тетрадного суммирования по правилам двоичной арифметики. Сформированные на выходах узлов

21 — 2п группы двоичные результаты с разрешения сигналов на входе 7 устройства передаются через коммутаторы 41 4П группы в блок 5, где осуществляется их двоичное суммирование. Образованный на выходе блока

5 результат является двоичным эквивален1755375 том поданного на вход устройства двоичнодесятичного кода.

Режим преобразования двоичного кода в двоично-десятичный код.

После подачи на информационный вход

6 устройства преобразуемого двоичного кода под действием сигналов на входе 7 задания режима устройства (по шине 7i подается нулевой сигнал, по шине 7г — единичный сигнал) в формирователях 11-1m группы формируются значения двоично-десятичных тетрадных эквивалентов, которые затем суммируются в узлах 2> — 2m тетрадного суммирования Ro правилам двоичной арифметики. Сформированные на выходах узлов 2> — 2m группы двоичные результаты подаются далее в узлы соответственно 3>3> группы, в которых осуществляется пре. образование двоичных кодов в десятичные коды. С разрешения сигналов на входе 7 . устройства сформированные в десятичном коде на выходах узлов 3>-3m результаты передаются через коммутаторы 4 — 4m группы . на равновесовые входы блока 5, в котором осуществляется их десятичное суммирование. Образованный на выходе блока 5 результат является двоично-десятичным эквивалентом присутствующего на входе 6 устройства двоичного кода, Предлагаемое реверсивное устройство преобразования позволяет осуществлять быстрое преобразование двоично-десятичного кода в двоичный код и обратно при умеренных апйаратурных затратах, так как для преобразования двоичного кода в двоично-десятичный код эффективно используется аппаратура, предназначенная для преобразования двоично-десятичного кода в двоичный код, Формула изобретения

5 Устройство для преобразования двоично-десятичного кода в двоичный код и обратно, содержащее группу формирователей тетрадных эквивалентов, группу коммутаторов и блок суммирования, причем выход

10 блока суммирования является выходом устройства, вход задания режима которого соединен с управляющими входами коммутаторов группы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейст15 вия, оно содержит группу узлов тетрадного суммирования и группу узлов преобразования двоичного кода в десятичный код, причем информационные входы группы устройства соединены с информационными

20 входами соответствующих формирователей тетрадных эквивалентов группы, выходы которых соединены с входами соответствующих узлов тетрадного суммирования . группы, выходы которых соединены с пер25 выми информационными входами соответствующих коммутаторов группы и с входами соответствующих узлов преобразования двоичного кода в десятичный код группы, выходы которых соединены с вторыми ин30 формационными входами соответствующих коммутаторов группы, выходы которых соединены с входами соответствующих слагаемых блока суммирования, вход задания режима которого соединен с входами зада35 ния режима формирователей тетрадных эквивалентов группы и с входами задания режима устройства, 17553?5

1755375 еббг у ежзи кл мн

) е ж к н.

1755375

1755375

1755375

1755375

g3 фиг. B.

Заказ 2899 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул.Гагарина, 101

I !

Составитель А,Шостак

Редактор Л,Пчолинская Техред M.Moðãåíòàë Корректор С.Пекарь! o !