Линейный интерполятор

 

Изобретение относится к автоматике и вычислительной технике и повышает надежность линейного интерполирования Интерполягор содержит сдвиговый регистр 1, регистр 2 разности координатных приращений , регистр 3 координатного приращения, счетчик 4 импульсов, мультиплексор 5, ключ б накапливающий сумматор 7, схему 8 сравнения , блок 9 управления, триггер 10 четности большего приращения, сумматор 11, мультиплексор 12, схему 13 сравнения, элемент И 14, тренер 15. На выходе мультиплексора 12 по значению исходных приращений в зависимости от их четности формируется значение оценочной функции, которое в такте, соответствующему центру аппроксимируемой прямой, сравнивается схемой 13 с текущим значением оценочной функции, определяемой в накапливающем сумматоре 7 Результат сравнения определяет наличие сбоя в работе интерполятора При отсутствии ошибки за первый полуцикл работы интерполятора осуществляется его контроль в последнем интерполяционном такте, для чего сравнивается схемой 8 начальное и конечное значение оценочной функции. 10-12-13-15-14, 1-6-7-8-14, 3-5-7-2- 12-13, 3-11-12, 3-5, 4-9-14, 9-7, 9-5, 9-4, 9-2, 9-1, 3 з п.ф л ы, 7 ил., 4 табл. СЛ С

сОюз сОВетских . сОциАлистических

РЕСПУБЛИК (зм 6 05 В 19/415

2Ф

2б

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Г10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

Г!РИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТГЛЬСТВУ (21) 4865505/24 (22) 10,09,90 (46) 23.08.92, баюл,ь 31 (71) Винницкий политехнический институт (72) И.В,Рябовол, А.И,Максименко, А.Н,Романюк, И.E.Ïèëèï÷óê и В,С.Сенчик (56) Авторское свидетельство СССР N 920636, кл. 6 05 8 19/18,1982.

Авторское свидетельство СССР N . 1413603, кл (ч 05 5P 19/41 о Q 06 F 15/353 1988 (54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике и повыц1ает надежность линейного интерполирования. Интерполятор содержит сдвиговый регистр 1, регистр 2 разности координатных приращений, регистр 3 координатного приращения, счетчик 4 импульсов, мультиплексор 5, ключ

6, накапливающий сумматор 7, схему 8 сравнения, блок 9 управления, триггер 10 четно(. Ж,, 1756863 А1 сти большего приращения, сумматор 11 мультиплексор 12, схему 13 сравнения, weмент И 14, триггер 15. На выходе мультиплексора 12 по значению исходных приращений в зависимости от их четности формируется значение оценочной функции, которое в такте, соответствующему центру аппроксимируемой прямой, сравнивается схемой 13 с текущим значением оценочной функции, определяемой в накапливающем сумматоре 7, Результат сравнения определяет наличие сбоя в работе интерполятора, При отсутствии ошибки за первый полуцикл работы интерполятора осуществляется его контроль в последнем интерполяционном такте, для чего сравнивается схемой 8 начальное и конечное значейие оценочной функции. 10-12-13-15-14, 1-6-7-8-14, 3-5-7-212-13, 3-11-12, 3-5, 4-9-14, 9-7, 9-5, 9-4, 9-2, 9-1, 3 з,п.ф-л и, 7 ил., 4 табл.

40

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в системах числового программного управления, а также в системах отображения графической информации.

Известен линейный интерполятор,.содержащий регистры кооординатных приращений, соединенные через блоки совпадения со входами сумматора, выход которого через блок анализа знака оценочной функции подключен к управляющим входам блоков совпадения и через регистр разности координатных приращений к блоку анализа знака разности координатных приращений, выходы которого noäêëà÷eíü, к входам регистров координатных приращений, Недостаток устройства — низкая надежность из-за отсутствия узлов, выделяющих сбои реализующих элементов за время цикла, а также своевременной остановки работы интерполятора при его неисправности, Наиболее близким к предлагаемому является линейный инерполятор, содержаьций сдвиговые регистры координатного приращения, ключ, накапливающий сумматор, регистр разности координатных приращений, информационный вход которого соединен с информационным выходом накапливающего сумматора, вход начальной установки которого соединен с выходом ключа, информационный вход которого соединен с выходом регистра сдвигового координатного приращения, регистр координатного приращения, счетчик, мультиплексор, схема сравнения, блок управления, информационные входы сдвигового регистра координатного приращения, и счетчика соединены с входом значения большего приращения интерполятора, информационный вход регистра координатного приращения соединен с входом значения меньшего приращения интерполятора, выхода регистра разности координатных приращений и регистра координатного приращения соединены с первым и вторым информационными входами мультиплексора, выход которого соединен с информационным входом накапливающего сумматора, выход которого соединен с первым информационным входом схемы сравнения, второй информационный вход которого соединен с выходом сдвигового регистра координатного приращения, вход запуска интерполятора соединен с входами записи сдвигового регистра координатного приращения, регистра координатного приращения и счетчика и с входами запуска блока управления, первый выход которого соединен с входом записи регистра разности координатных приращений и с входом управления сдвигового регистра координатного приращения, второй выход блока управления соединен со счетным входом счетчика, выход признака нулевого состояния которого соединен с выходом признака "конец интерполяции интерполятора, с первым входом начальной вставки блока управления и входом стробирования схемы сравнения, выход признака равенства которой является выходом признака "отсутствие ошибки" интерполятора, третий выход бло ка управления соединен с управляющим входом мультиплексара и входом переноса накапливающего сумматора, выход знакового разряда которого соединен с первым входом блока управления, четвертый и пятый выходы которого соединены с входом синхронизации накапливающего сумматора и управляющим входом ключа соответственно, с второго по четвертый входы блока управления являются входами знака приращения первой и второй координат и входом признака координаты с большим приращением v HTåpïoëÿòoðà, выходы координатных приращений которого соединены с шестого по девятый выходами блока управления, второй вход начальной установки „îòîðîãî является входом начальной установки ин-ерпалятора, Недостаток интерполятора состоит в низкой оперативности конт роля, поскольку сбои или неисправности интерполятора обнаружива>отся только по окончании процесса ингерполяции отрезк- прямой.

Цель изобретения — повышение оперативности контроля за счет выдачи сигнала ошибки за первый и второй полуциклы интерполяции, Поставленная цель достигается тем, что в линейный интерполятор, содер>кащий регистр координатного приращения, ключ, накапливающий сумматор, сдвиговый регистр, счетчик импульсов, первый мультиплексор, первую схему сравнения,.блок управления, регистр разности координатных приращений, информационный вход которого соединен с информационным выходом накапливающего сумматора, вход начальной установки которого соединен с выходом ключа, группа информационных входов которого соединена с группой выходов сдвигоаого регистра координатного приращения, группа информационных входов сдвигового регистра координатного приращения и счетчика импульсов соединены с группой входов значения большего приращения интерполятора, группа информационных входов регистра координатного приращения соединена с группой входов

1756863 значения меньшего приращения интерполятора, группа информационных выходов региотра разности координатных приращений и регистра координатного приращения соединены с первой и второй группами ин- 5 формационных входов накапливающего сумматора, группа выходов которого соединена с первой группой информационных входов первой схемы сравнения, вторая группа информационных входов котброй

10 соединена с группой выходов сдвигового регистра координатного приращения, вход запуска интерполятора приращения, регистра координатного приращения и счетчика импульсов и с входом записи регистра разности кооодинатных приращений и с входом управления сдвигом сдвигового регистра координатного приращения, BTOрой выход блока управления соединен со

20 счетным входом счетчика импульсов, выход признака нулевого состояния которого соединен с входом стробирования первой схемы сравнения и первым входом блока управления, третий выход которого соединен с управляющим входом первого мультиплексора и входом переноса накапливающего сумматора, четвертый и пятый выходы блока управления соединены с входом синхронизации накапливающего

ЗО сумматора и управляющим входом ключа соответственно, с второго по четвертый входы блока управления являются входами знака приращения первой и второй координат и входом признака координаты с большим приращением интерполятора, выходы координатных приращений которого соединены с шестого по девятый вь ходами блока управления, вход начальной установки которого соединен с пятым входом блока уп40 равления, дополнительно введены триггер четности большего приращения. сумматор; второй мультиплексор, вторая схема сравнения, триггер, первый элемен г И, выход которого соединен с выходом "Отсутствие ошибки", первый вход первого элемента И 45 подключен к выходу первой схемы сравнения, а второй вход к выходу триггера, информационный Д-вход которого соединен с выходом второй схемы сравнения, первая и управления, десятый выход которого.подключен ку правляющему выходу интерполятора и управляющему С входу триггера, установочный S-вход которого соединен с одиннадцатым выходом блока управления, выход триггера четности большего приравторая группы информационых входов кото- 50 рой подключены к группе выходов второго мультиплексора и группе выходов накапливающего сумматора, выход переноса которого соединен с шестым входом блока щения соединен с первым управляющим входом второго мультиплексора, а управляющий триггер четности С вход большего приращения и информационный Д-вход подключены соответственно к входу запуска интерполятора и младшему разряду входа значения большего приращения, второй управляющий вход второго мультиплексора соединен с младшим разрядом выхода регистра координатного приращения, первый информационный вход второго мультиплектора заземлен. а второй подключен к выходу сдвигового регистра, каждый (i41)-й разряд выхода сумматора соединен i-м разрядом третьего входа второго мультиплексора

/i=1," 1/, где и — разрядность задания исходных прлращений, каждый / +1/-й разряд регистра разности координатных приращений соединен с i-м разрядом четвертого информационного входа второго мультиплексора, первая и вторая группы информационных входов блока управления соединены соответственно с выходом сдвигового регистра.и счетчика импульсов, первый информационной вход сумматора заземлен, второй подключен к выходу регистра координатного приращения, а вход переноса соединен с входом логической единицы интерполятор, седьмой вход блока управления подключен к выходу признака октанта, двенадцатый выход — к выходу "Конец интерполяции", Блок управления содержит блок постоянной памяти, генератор импульсов, первый и второй регистры, второй, третий, четвертый, пятый триггеры, регистр признаков, со второго по десятый элементы И, элемент неравнозначности, с первого по шестой элементы И НЕ, третью схему сравнения, первая и вторая группы информационных входов которой соединены соответственно с первой и второй группами информационных входов блока управления, а выход с первым входом девятого элемента

И, выход которого подключен к шестому выходу блока управления, а второй вход к инверсному выходу генератора импульсов, к первому входу второго и третьего элементов И, выход третьего элементв И подключен к первым входам с первого по четвертый элементов И НЕ, а второй вход к выходу второго Д-триггера информационный Двход которого подключен к выходу логической единицы, управляющий С-ахор, к первому выходу nepaoro регистра, и первому входу четвертого элемента И, установочный Р-вход первого регистра к выходу третьего С триггера, к первым входам пятого и шестого элементов И и к двенадцатому выходу блока управления, девятый, вось1756863

50 мой. одиннадцатый и десятый выходы которого соединены соответственно с выходами с первого по четвертый элементов И НЕ, первая группа выходов блока постоянной памяти микрокоманд подключена к группе информационных входов второго регистра, разрядные выходы которого соединены с младшими разрядами информационного входа блока постоянной памяти, старший разряд которого соединен с первым входом блока управления и информационным Двходом пятого Д-триггера, управляющий Свход которого подключен к выходу седьмого элемента И и к четвертому выходу блока управления, пятый, второй и первый выходы которого соединены соответственно с выходами четвертого, восьмого и девятого элементов И, вторые входы которых соединены с вторым входом седьмого элемента И, первым входом пятого элемента И, с управляющим С-входом третьего Д-триггера и первым выходом генератора импульсов, первый, второй, третий и четвертый выходы первого регистра подключены соответстве но к первому входу восьмого элемента

И, к третьему выходу блока управления, к первому входу седьмого элемента И, первому входу девятого элемента И, вход запуска блока управления соединен с установочным входом пятого триггера, с входом записи регистра признаков и первым входом десятого элемента И, второй вход которого соединен с установочными R-входами пятого и третьего триггеров и с выходом начальной установки блока управления, управляющий

С вход пятого Д-триггера соединен с седьмым входом блока управления, а информационных заземлен выход пятого триггера подключен к информационному Д-входу третьего Д-триггера и к установочным Rвходам первого и второго регистров, выход десятого элемента И соединен с седьмым выходом блока управления, выходы пятого и второго элементов И подключены соответственно к входам записи первого и второго регистров с первого по четвертый разряд информационного входа регистра признаков соединен соответственно с вторым, третьим, четвертым, шестым входами блока управления, прямой и инверсный выходы первого разряда регистра поризнаков, соединены соответственно с первыми входами первого и второго элементов И-НЕ, вторые входы которых подключены к выходу пятого элемента И-НЕ. прямой и инверсный выходы второго разряда регистра признаков соединены соответственно с первыми входами третьего и четвертого элементов И-НЕ. вторые входы которых подключены к выходу шестого элемента И-НЕ, вторые входы пятого и

5 !0

3G >Г

45 шестого элементов И-НЕ соединены с выходом элемента неравнозначности, первый и второй вход которого подключены соответственно к прямому выходу четвертого разряда регистра признаков и выходу четвертого триггера, первые входы пятого и шестого элементов И-НЕ подключены соответственно к прямому и инверсному выходам третьего разряда регистра признаков, Накапливающий сумматор содержит комбинированный сумматор и регистр, группа выходов которого подключена к первой группе информационных входов комбинационного сумматора, вторая группа информационных входов которого соединена с группой информационных входов накапливающего сумматора, вход переноса и выход переноса которого подключены соответственно к входу переноса и выходу переноса комбинационного сумматора, вход начальной установки регистра соединения с входом начальной установки накапливающего сумматора, вход синхронизации которого соединен с входом синхронизации регистра, группа выходов которого является выходом накапливающего сумматора, В известных цифровых линейных интерполяторах контроль работы или отсутствовал или осуществлялся только по окончании цикла интерполяции, В предлагаемом линейном интерполяторе за счет введения второй схемы сравнения мультиплексора, сумматора и триггера обнару>кивается факт сбоя работы интерполятора за первый полуцикл его работы, что существенно повышает оперативность контроля, На фиг.1 изображена структурная схема цифрового линейного интерполятора; на фиг.2 — граф-схема алгоритма работы устройства; на фиг.3- функциональная схема реализации блока управления; на фиг.4 временная диаграмма работы блока управления; на фиг.5 — функциональная схема выполнения накапливающего сумматора; на фиг,6 — функциональная схема реализации схемы сравнения; на фиг,7 — схема распределения управляющих воздействий.

Цифровой линейный интерполятор содержит сдвиговый регистр 1 координатного приращения, регистр 2 разности координатных приращений, регистр 3 координатного приращения, счетчик 4 импульсов, первый мультиплексор 5, ключ 6, накапливающий сумматор 7, первую схему 8 сравнения. блок

9 управления, триггер 10 четности большего приращения, сумматор 11, второй мультиплексор l2. вторую схему 13 сравнения, элемент И 14, триггер 15.

Интерполятор имеет входы 16-26, выходы

27 и 28, входы-выходы 29-39 блока управле1758863

10!!ия. Блок 9 управления содержи-! блок 40

Г10стоянной памяти хомаiip,, Геf!cpeTop 41

I,!any/H,copÄ Iðèï6/,/ 42, элемент И 43 45, триггер 4б, рег!!Стры 47 ll 4.!, элементы И

49-52, триГ/6!) 53, pel истр 54 признака, TPMf - 5

I 6р 5,3, элемент l1 56, элемент - .37 HPраВГ!Оз. начно,:ти, элементы И-НЕ 58 и 59, схему 60 с(!ЯВ! ICHI/si, э/!Оменты И-Н Е 61-64, эл6мент И

65.

Сдвиговый регистр 1 координатного 10 приращения служит для хранения большего приоащения (БП), задающего исходный отpeoI . np hfoA. 3 начен 6 большего приращения пост/г яет от внешне: о устройетвя по входу 1!б, а запись в регистр 1 осущес-: вляется 15 задним фронтом си/ наля за!!иси, г/001jfiefoще! О,!а вход 17 запуска интеополятора. ЗHB чение большего приращения в исходный момент времени аписывае-!ся также в счетчик 4, выполня!Ощий функци!О счетчика конца 20 интерполяции отрезка пpi h fo!1.

Первые управляющие входы Сдвигового регистра !соординятно(0 при ря!/!ения и сче/чика 4 подкл!Очены к входу 17 запуска

}!>ITopI f0/I5I f op8. СдВиГ содержимОГО регист- 25 ря 1 осуществляется задним фронтом сигнала, поступающег0 на вход управления сдвигом блока 1 с Вь!хода 29 блока 9 управления, Микрооперация счета счетчика 4 осуществляется передним фронтом сигнала, 30 форм!ируемого на выходе 30 блока 9 управ/16/l ИЯ

Регистр 2 разности координатных прирящс ний cл/lжит дл51 хpянения pазности большего и меньшего приращения, задаю- 35 щего отрезок прямой. Указанная разность пос/упае! с Выхода накапливающего сумматора 7 и записывается в регистр 2 задним фро!Ггом сигнала, поступа!Ощего с первого иы,:oäà 29 блока 9 управления., 40

Ре-v".còp 3 координатного приращения служит для хранения "IGHьшег0 приращения, зя/1я!ОщеГО Отpe30I(яппрОксимируемой прямой, Запись в регистр 3 осуществляется задним фронтом сигнала, поступаю!//его с 45 входа 17 запуска IHTepflo/f5!Tope. Второй инфОрмациОН ный вход мультиплексора 5 coeäèHPí с инверсными вь!ходами регистра 3, т.е, рекгистр 3 координатного приращения служит для хранения и инвертирования меньше- 50

r0 приращения (М!П) исходнсго отрезка, Мультиплексор 5 обеспе !ивает переда-! у на свой выход инверсного значения меньшего приращения, поступа!Ощего от регистра 3 координатного приращения при 55 значении лОГической единицы на 6ГО $ ïpeeляющем Входе, соединенным входом переноса сумматора 7 и выходом 31 блока управления, Г1ри значени логичес>:ого нуля

НЯ g и ра вл5! ю!цел! ВхОД6 му/! !. Ги! !/! ВксОра 5 последний осуществляет передачу значения (ЬП-МП), пос;упаемого от регистра ?, на

n6ðÂûé fIxop HBKIn/lvlва!О!це! 0 cумматора 7.

Ключ б при з/!Ячении логической еди!!иЦЬ! НЯ el О УПРЯВ/!Я!ОЩЕМ ВХОДЕ СОЕДИНЕННОМ с пятым выходом 34 блока 9 управления, обеспечивает передачу инверсного значения со свое.о информационного входа на выход. Вход кл!оча б подключен к парафязным выходам сдвигаемого регистра 1 коорди/!ятного /!рира eHfÿ, а ВыхОд к Входям начальной установки накапливающего сумматора 7.

Накапливающий сумматор 7 осуществляет суммирование значения с его информационного Входа со значением, хранящимся в его внутреннем регистре. Сигнал с выхода переноса разряда сумматора 7 поступает на превый вход 32 блока 9 управления. Сигнал записи суммы во внутренний регистр сумматора 7 осуществляется передним фронтом сигнала, поступающего с четвертого выхода 33 блока 9 управления, Первая схема 8 сравнения обеспечивает Выдачу зн ÷åíèÿ логической единицы на первый вход элемента И 14 при значении логического нуля на ее у правля!ощем входе и при совпадении значения на его первом и втором информационном входах. Последние соединены соответственно с прямыми выходами сдвигового регистра 1 координатного приращения и информационными вь!ходами някяплива!рщего сумматора 7.

При значении логической единицы на входе схемы 8 сравнения на ее выходе формируется уоонень логической единицы.

Значение логи вской единицы на выходе схемы 8 сравнения при наличии нулевого сигнала ня выходе 38 интерполятора (сигнал

"Конец интерполирования") сигнализирует о правильности отработки отрезка прямой за время интерполяции цикла, В противном случае „ìååò место или сбой в работе интерполятора или его неисправность, Нулевой уровень сигнала ня выходе 38 конца интерполяции, соединенный с двенадцатым выходом блока 9 управления, сигнализирует об окончании процесса интерполяции, Блок 9 управления осуществляет управление операционными узлами интерполятора в соответствии с алгоритмом работы, Восьмой 23, десятый 24, десятый 25 и одиннадцатый 26 выходы блока 9 управления подключены к Выходам координатных приращений интерполятора. Указанные Выходы являются вь!ходами +Х, -У„+Y, - т интерполятора. Сигналом запуска инторполятора является сигнал записи в регистры

1,3 и счетчик 4, Активным фронтом сигнала запуска ин-ерполятора, является зад!!ий

1756863 фронт, На вход 19 интерполятора от внешнего устройства поступает информация а знаке приращения ЛХ, При ЛХ Означение сигнала на входе 19 интерполятара, равно О, и при ЛХ<0 единице. Совершенно аналогично определяется и знак приращения ЛУ, При AY > О на вход 20 интерполятора, соединенный с третьим входом блока 9 управления выставляется значение логического нуля, в противном случае — значение логической единицы.

Вход 21 интерполятора соединен с четвертым входом блока 9 управления, Сигнал на указанном входе определяет преобладание одного приращения над другим, При X

У на выход 21 интерполятора выставляется значение логического "О", в противном случае — значение логической "1".

Ка втором выходе блока 9 управления формируется сигнал для второго управляющего входа (счетного входа) счетчика 4, На первом выходе блока 9 управления формируется сигнал сдвига содержимого регистра 1, А шестой Зб выход блока 9 управления подключен к управляющему Свхо,, триггера 15. Запись в триггер 15 осуществляется передним фронтом сигнала, формируемым на выходе 36 блока 9 управления, Установка в единичное состояние трипера 15 осуществляется нулевым уровнем сигнала, формируемым на седьмом 37 выходе блока 9 управления. Вход 22 начальной установки блока 9 управления соединен с пя1ым входом блока 9 управления, Активный уровень сигнала начальной установки нулевой. ! 1а 35 вход блока управления поступает признак, определяющий знак разности операндов БП-2МП. Запись признака осуществляется в соответствующем триггере регистра признаков блока управления активным уровнем сигнала запуска интерполятора. Единичный уровень сигнала на входе 35 определяет принадлежность прямой к второму полуоктанту, а нулевой — к первому.

Триггер 10 четности большего приращения предназначен для хранения младшего разряда большего приращения, Информационный вход триггера 10 соединен с младшим разрядом информационной шины 16, Управляющий вход триггера 10 подключен к входу 17 запуска интерполятора. Сумматор 11 предназначен для формирования значения (МП+1), для чего его первый информационный вход заземлен, а второй соединен с выходом регистра 3 координатного приращения, Вход переноса сумматора 11 соединен с выходом логической единицы.

55 де накапливающего сумматора 7. Выход второй схемы 13 сравнения соединен с информационным Д-входом триггера 15.

Ка выходе 29 устройства формируется признак отсутствия ошибки. При наличиии ошибки на выходе 28 будет формирован уровень логического нуля, Элемент И 14 предназначен для формирования сигнала

"Отсутствие ошибки". Первый и второй входы элемента 14 соединены соответственно

Второи мультиплексор 12 обеспечивает передачу на свой выход одного из четырех операндов, в зависимости от значений сигналов íà его управляющих входах. Значе5 ния коммутируемых операндов на выходе блока 12 в зависимости от значений сигналов на его управляющих входах приведено в табл, 1 (первый управляющий вход мультиплексора 12 соединен с выходом триггера 10).

10 В табл.1 БП, МП,Л соответственно большее приращение. меньшее приращение, разность между большим и меньшим приращением, Знакйопределяет целую часть исла, 15 Первый управляющий вход мультиплексора 12 соединен с выходом триггера 10, который хранит признак, определяющий четность большего приращения. Второй управляющий вход мультиплексора 12 саеди20 нен с младшим разрядом информационного выхода регистра 3, Следует особо отметить, что, поскольку в регистре 3 хранится обратный кад меньшего приращения, то о четностл МП можно судить по единичному

25 значению младшего разряда регистра 3.

Первый информационный вход мультиплексора 12 эаземлен. а второй подключен к выходу рекгистра 1, Третий лнформацианный вход блока i2 подключен к выходу сум30 матора 11 следующим образом: каждый i-й разряд информационного входа 12 соединен с /i+1/-м разрядом выхода сумматора

11. Такое соединен ие позволяет получить на третьем входе мультиплексора 12 операнд

35 (МП41) /2 по значениям операнд (МП+1), формируемым на выходе сумматора 11. 4ктвертый информационный вход блока 12 соединен с выходом регистра 2 разности координат. Следует отметить, чта на четвер40 том входе мультиплексора 12 по значению

Л. хранящемуся в регистре 2, монтажным путем получа от значение ) Л/2j. Для этого каждый i-й разряд четвертого информацианнога входа мультиплексора 12 соединяет45 ся с (I ьi)-м разрядом регистра 2 (i= 1,ï-1) .

Вторая схема 13 сравнения предназначена для сравнения операнда, получаемого на выходе мультиплексора 12, со значением оценочной функции, формируемой на выха1756863

10

20

40

45 счетчика 4 станет равным 3, а со вторым — 2.

Поскольку в этом случае содержимое счет50

1 с выходом первой схемы 8 сравнения и триггера 15, Триггера 15 в такте, соответствующем середине аппроксимируемого отрезка прямой, запоминает значение сигнала, формируемого на выходе блока 13. Указанный сигнал определяет наличие ошибки, На выходе 36 блока управления формируется сигнал; указывающий внешнему устройству о проведенной интерполятором контроля работа за первый полуцикл интерполирования.

Значение логического нуля на двенадцатом выходе 38 блока 9 управления указывает, что интерполирование заданного отрезка прямой закончено и интерполятор готов к приему исходных приращений, При нулевом значении сигнала на выходе 38 интерполятора осуществляется анализ сигнала "Наличие ошибки" на выходе 28 интерполятора.

Блок 40 постоянной памяти служит для хранения микрокоманд, определяющих работу устройства в различные моменты времени, Адресная часть микрокоманды 2 хранится в регистре 48, а операционная — в регистре 47.

Генератор 41 импульсов предназначен для формирования опорных импульсных последовательностей, необходимых для выработки управляющих сигналов, На выходах элементов И 44 и 45 формируются управляющие сигналы для С-входов регистров 47 и 48, Следует отметить, что запись в регистры 47 и 48 производится в 3 противофазе, что позволяет эа время отработки заданной микрокоманды сформировать на входе регистра 48 адрес следующей микрокоманды, Триггеры 42 и 46 предназначены для присинхрониэированного начала работы интерполятора к переднему фронту импульсной последовательности, формируемой на прямом выходе генератора

41 импульсов, после появления на входе 17 активного уровня сигнала запуска, Элементы 49-52 формируют управляющие воздействия для узлов интерполятора.

Регистр 54 признаков предназначен для приема признаков определяющих расположение аппроксимируемого отрезка по отношенио к координатным осям, Запись в регистр 54 осуществляется задним фронтом сигнала на входе 17 интерполятора.

Единичное состояние триггера 53 определяет промежуток времени, в течение которого на выходах 23-26 формируются шаговые приращения, Триггер 53 преднззначен для запоминания знака оценочной функции, причем нулевое состояние триггера определяет отрицательный знак оценочной функции, а единичное — положительный.

Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 57 реализует известное правило двойственности и используется в нашем случае как управляемый инвертор, При принадлежности аппроксимируемого отраэка прямой второму полуоктанту на выходе 4 регистра 54 признаков присутствует уровень логической единицы, а следовательйо, на выходе злемента 57 будет сформирован уровень, обратный состоянию триггера 55. Это в свою очередь приведет х инвертированию значения шагового приращенйя по ведомой координате по отношению к тому приращению, которое необходимо было бы сформировать по знаку оценочной функции. При нулевом уровне сигнала на выходе 4 регистра 54 признаков элемент 57 инвертирования не производит.

Схема 60 сравнения предназначена для определения1БП+! /23 интерполяционного такта. На первый вход схемы 60 сравнения поступает значение операнда с выхода счетчика 4 на второй вход — с выхода блока 1.

Выделение (БП+!/2) интерполяционного такта осуществляется следующим образом, С каждым интерполяционным тактом содержимое счетчика 4 уменьшается на единицу и сравнивается с содержимым сдвигового регистра 1, где хранится по окончанию цикла подготовки операнд равный БП/2, При совпадении содержимого счетчика 4 и сдвигового регистра 1 на выходе схемы 60 сравнения формируется уровень логической единицы, который удерживается в течение целого интерполяционного такта.

На фиг,4 приведена временная диаграмма работы блока управления при БП-4

При этом в блоке 1 хранится значение (БП/2)=2. Первоначально в счетчик 4 заносится значение БП-4, С первым передним фронтом импул ьсной последовательности на выходе 30 блока управления содержимое чика 4 и сдвигового регистра 1 равно, то, следовательно, во втором такте (БП+1) /2=2) на выходе схемы 60 сравнения появится уровень логической единицы, Рассмотрим случай нечетного БП. Пусть

БП05. В блоке 1 по окончанию цикла интерполиции xpBHMTcR значение БП!2)=2, à в счетчике 4 — значение БП, т.е, 5, Требуется выделить (БП+1) /2=3 интерполяционный такт.

С первым передним фронтом импульсной последовательности на выходе 30 блока управления содержимое счетчика 4 станет равным 4, второго — 3, третьего — 2, т,е. ь

1756863 третьем интерполяционном такте содержимое счетчика 4 уравняется с содер>кимым блока 1, а следовательно, в третьем интерполяционном такте на выходе схемы 60 сравнения сформируется уровень логической единицы, что и необходимо.

Таким образом, схема 60 сравнения обеспечивает выделение (БП+1/2) интерполяционного такта. Для исключения возможных переходных процессов, имеющих место на выходе схемы 60 сравнения сразу же после изменения содержимого счетчика 4, введен элемент 65, обеспечивающий выдачу результата сравнения с задержкой на полтакта (фиг.4).

Счетчик 4 предназначен для определения момента окончания процесса интерполирования. Управляющий вход счетчика 4, соединенный с входом 17 интерполятора, предназначен для занесения информации в счетчик 4, поступающий на информационную шину 16. Счетчик 4 является вычитающим. Микрооперация счета в счетчике 4 осуществляется передним фронтом сигнала, формируемого на выходе ЗО блока 9 уп равления, Элементы 58, 59 и 61-64 образуют блок выходной логики, формирующий по значениям признаков шаговые приращения

+ ЛХ,- ЛХ,+ЛY,-Ë У, В предлагаемом линейном интерполяторе осуществляется контроль работь. устройства, основанный на анализе значения оценочной функции, причем выдача результата контроля осуществляется раздельно за первый и второй полуциклы его работы, Контроль, основаннный на анализе значения оценочной функции по окончанию интерполирования отрезка прямой (реализован в устройстве прототипе) имеет следующее теоретическое обоснование, Доказано, что при начальном значении оценочной функции, равном целой части половины большего приращения, задающего отрезок прямой, отклонение от идеальной прямой не будет превышать половины шага дискретизации. Поскольку принято начальное значение оценочной функции

ОФ = (2 ), a сама прямая представБП ляет собой ОФ=О, то очевидно, что в точках аппроксимирующего отрезка, совпадающих с идеальной прямой, оценочная функция будет принимать значение Orbs- =ОФ0 =(), В предлагаемом

БП

2 линейном интерполяторе обеспечивается точное попадание в конечную точку, Следовательно, значение оценочной функции в конечной точке будет равно (БП/2, т.е, начальному значению оценочной функции, Последнее свойство и использовано для контроля работы линейного интерполятора по окончении цикла интерполяции, Действительно, если по окончании процесса интерполя ции отрезка прямой значение оценочной функции, хранящееся в сумматоре 7, будет равно целой части половины большего приращения, то интерполяция отрезка прямой выполнена верно, В противном случае мо>кно констатировать, что имеет место сбои в работе интерполятора или же последний в данный момент времени неработоспособен.

15 Контроль, основанный на анализе зна чения оценочной функции в (68+I)/21такте, т.е, за первый полуцикл его работы, имеет следующее теоретическое обоснование.

В книге Романюка А,Н, "Системы отображения измерительной информации на основе программно-аппаратных и таблич20 ных линейных интерполяторов". Автореферат на соискание ученой степени кандидата технических наук. Винница, 1988, с. 17 по25

30 каэано, что последовательность шаговых приращений по ведомой координате при аппроксимации отрезка прямой с максимальной точностью аппроксимации симметрична относительно своего центра.

Исключение составляют неболее двух значений шаговых приращений в центре последовательности, определяемых четностью исходных прира.цений, Учитывая указанное, можно однозначно определить число и тип шаговых приращений за первый полуцикл работы интерполятора.

Учитывая свойство симметрии, заключаем, что число единичных шагов по ведомой координате эа первый и второй полуциклы интерполирования отличаются не более, чем на единицу. В табл,2 приведены значения шаговых приращений в (БП/2) и 1БП/2 +1(интерполяционных тактах для отрезков прямых первого полуоктанта, В дальнейшем изложении будем учитывать, что при четном ((БП+1)/2)=-,БП/2, а при нечетном БП (БП+1)/2)=БП/2+1, Учитывая изложенное, а также значение табл,2 для четного БП и МП заключаем, что

50 эа. (БП+1)/21=- БП/2 интерполяционных тактов будет выполнено МП/2 шаговых приращений по ведомой координате. Определим значение оценочной функции в БП+! /2) интерполяционном такте

ОФ((БП+1)/2)=ОФ0+ Л- ——

МП

2 (БП МП БП ЛМП

2 2 2 2

Л БП вЂ” МП вЂ” ==

2 2

1756863

При четном БП и нечетном МП за (БП+1)) /2- БП/2 интерполяционных тактов удет выполнено МП/2 шаговых приращений по ведомой координате (табл.2), а за следующие БП/2 тактов МП/2+1 шаговых приращений определим значение ОФ в (((БП+1)/2) интерполяционном такте ОФ

О Р =09 6 -мя — -—

Мп-< (бп мП-и Бл {бп-мп}(мя-t)

-ОЧ Ч вЂ” -МП. и g р rZ(+ мп(бп-мпн1 бйбй мп-Бп-мп Мп-мп бПмЧП-мп .-0

2 2

В случае нечетного БП и четного МП за {БП+1)/2)- 1БП/2)+ 1= (БП+1)/2 интерполяционных тактов выполняем МП/2 согласно табл. 2, шаговых приращений по ведомой координате, следовательно, значение оценочной функции в (БП+1)/2 также вычисляем следующим образом:

09 =09 <6 —,-МП

I>I)-I (gIl-МП) МП AIlj5Il-PAII+<) 6П.-1

R 2 Я

МП 6II-(МП 6-(! 6

+ — M-МП-бП МР-I)= . — — — ) .

2 2. 2 2)

Рассмотрим случай, когда БП и Mfl нечетно. Будем учитывать, что в этом случае ((БП+1)/2)=(БП/2)+1, Иэ табл.2 следует, что при нечетном БП и МП в (БП/21+1 выполняется диагональный шаг, Следовательно, за ({БП+1)/2) интерполяционных тактов будет выполнено (МП/2)+1 диагональный шаг.

Следует особо отметить, что наличие диагонального шага в ) БП+1/2)-1 такте значения

МП. Определив в (БП+1/2) интерполяционном такте отрицательное значение оценочной функции, значением будет добавлено в ((БП+1)/2)+1 такте, Исходя из этого находим:

О Р 2 =09 6 2 -МП

БП-i МИ-I 6П+< ЯП-< бп-мп)-Nln(Mn-(s Бп-l бпла мп пп Бп-ип мп) — - — ип= и R и 2

ЬП бП 1 БПМП МП

2 и 2 2 2

Интерполятор работает следующим образом, В качестве метода линейной интерполя- ции для предлагаемого цифрового линейного интерполятора используется метод оценочной функции, согласно которому направление очередного шага определяется по знаку специальной вспомогательной функции ОФ, вычисляемой в процессе интерполяции. Интерполируемая прямая де5 лит двухмерное координатное пространство, в котором она расположена, на две области, область ОФ < 0 над прямой и область ОФ>0 под прямой, Самая прямая представляет собой область ОФ = О. Интер10 поляция методом оценочной функции производится по следующему правилу, если промежуточная точка траектории находится

s области ОФ, то следующим делается шаг по оси Х (при ЛX= БП, ЛУ= МП). Если же

15 промежуточная точка траектории находится в область ОФ<0, то следующим выполняется комбинированный диагональный шаг, Значение оценочной функции для предполагаемого интерполятора" определяется

20 по следующим соотношениям; ОФ,=БП/2, ОФн-1=ОФ )+ Л при ОФ)< О, ОФ)+1=0ФьМП при ОФ) >О, При выполнении ОФ)< О выполняется комбинированный диагональный шаг, т.е.

25 одновременные шаги по ведущей и ведомой координате. При ОФ) >Î выполняется шаг по ведущей координате.

При интерполяции отрезка прямой, принадлежащего первому полуоктанту, от

30 внешнего устройства поступают исходные операнды, определяющие заданный отрезок прямой и его направление. В сдвиговый регистр 1 координатного приращения и счетчик 4 по шине 16 задним фронтом сиг35 нала записи на входе 17 запуска интерполятора записывается значение большего приращения (БП), Значение большего приращения, записанное в счетчик 4, определяет число интерполяционных тактов, В

40 регистр 3 координатного приращения задним фронтом сигнала на входе 17 записывается значение МП, поступающее на вход

18 интерполятора. Поскольку выход регистра 3 координатного приращения, образован

45 инверсными выходами его триггеров, то регистр 3 координатного приращения обеспечивает хранение значения меньшего приращения и его инвертирование, т.е, получение обратного кода меньшего прираще50 ния, В блоке 9 управления задним фронтом сигнала на входе 17 интерполятора запоми наются значения признаков; определяющих

- ориентацию отрезка в двухмерном коорди. натном пространстве. На вход 19 интерпо55 лятора поступает значение логической . единицы при ЛХ<0, где ЛХ вЂ” значение приращения исходного отрезка прямой по оси обсцисс и логического нуля при ЛХ> О.

1756863

Логический ноль на входе 20 интерполятора определяет положительный знак прир а щ е н и я Л (, гд е Л Y — значение приращения исходного отрезка прямой по оси ординат. При АУ>0 на входе 20 интер- 5 полятора выставляется значейие логического нуля.

При ЛХ< Л Y на вход 21 интерполятора выставляется уровень логической единицы, а при ЛХ> AY уровень логического 10 нуля, На вход 38 интерполятора поступает сигнал, определяющий принадлежность аппроксимируемого отрезка прямой первому или второму полуактанту. Единичный уро- 15 вень сигнала на входе 38 определяет принадлежность прямой ко второму полуоктанту. При интерполяции отрезка прямой, принадлежащего второму "полуактанту, задание исходных приращений про- 20 изодится в соответствии с известным правилом двойственности, утверждающим, что интерполирование отрезка прямой с приращением МП и БП и принадлежащем второму полуоктанту можно свести к интер- 25

nor èðîâàHèe отрезка прямой с приращениями (БП-МП), БП, принадлежащего к первому полуоктанту путем инвертирования шаговых приращений по ведомой коор30 динате, Таким образом, при интерполировании отрезка прямой с приращениями БП, МП, принадлежащего второму полуоктанту в отличии от ранее описанной процедуры в регистр 2 от внешнего устройства поступает операнд МП. а (БП-.МП),. а на вход 35 признака октанта подается уровень логической единицы, 8 первом такте цикла подготовки на выходе 34 блока управления формируется импульс положительной по40 лярности, под воздействием которого через ключ б накапливающий сумматор 7 записывается значение большего приращения, При этом на выходе 31 блока управления формируется уровень логической единицы, который разрешает прохождение 45 через мультиплексор 5 обратного кода меньшего приращения.

На вход переноса сумматора 7 поступает значение логической единицы, по50 скольку вычитание в сумматоре 7 осуществляется в дополнительном коде. В сумматоре 7 находится значение выражения Л -БП-М П= БП+М П+1

В следующем интерполяционном такте значение запоминается в регистре накапливающего сумматора, а затем переписывается в регистр 2 разности координатных прйращений, уровень сигнала записи в регистр 2 — отрицательный, В указанный тактовый момент времени осуществляется также сдвиг содержимого сдвигового регистра 1 координатного приращения в сторону младших разрядов, Поскольку до выполнения укаэанного действия в регистре 1 хранилось значение большего приращения БП, то после выполнения указанной операции сдвига регистр 1 принимает значение БП/2, В следующий тактовый момент времени на выходе 34 блока 9 управления устанавливается значение логической единицы, что обеспечивает установку сумматора 7 в состояние БП/2. Указанное действие собственно предшествует и роцессу интерполяции и образуют цикл подготовки.

Причем, в регистре 3 координатного приращения хранится значение меньшего приращения МП, в счетчике4 — значение большего приращения БП, в регистре 2 разности координатных приращений — значение БПМП. а в сумматоре 7 и регистре 1 координатного приращения значение БП/2.

Цикл подготовки занимает три тактовых момента времени, В цикле интерполяции в первый тактовый момент времени из содержимого сумматора 7 вычитается значение меньшего приращения, то есть обеспечивается передача инверсного значения меньшего приращения через мультиплексор 5 на информационный вход сумматора 7 и на его вход переноса выставляется значение логической единицы. Следует отметить, что поскольку по алгоритму работы и редлагаемого линейного интерполятора при вычислении значения оценочной функции используется операция вычитания только значения меньшего приращения, то сигнал переноса для сумматора 7 формируется только при формировании для мультиплексора 5 сигнала передачи на его выход значения меньшения приращения.

При отрицательном значении оценочной функции, хранящейся в сумматоре 7, к содержимому сумматора прибавляется значение Л, хранящееся в регистре 2. Передача значения Л на информационный вход сумматора 7 достигается подачей на управляющий вход мультиплексора 5 логического нуля, При положительном знаке оценочной функции, хранящейся в сумматоре 7, от содержимого последнего вычитается значение МП.

Указанные действия совершаются за тактовый момент времени, в каждом из которых формируются шаговые приращения.

Значение шаговых приращений определяются значением знаков приращений AX

1756863

Л Y. соотношением приращений ЛХ и

АУ, знаком оценочной функции, хранящейся в сумметоре 7, а также знаком признака, поступающего с входа 35 интерполятора.

При единичном значении указанного при- 5 знака согласно известного правила двойственности шаговых приращений необходимо инвертирование шаговых приращений по ведомой координате.

Цикл интерполирования заканчивается 10 после выдачи всех шаговых приращений.

Рассмотрим более подробно работу устройства в режиме контроля, При записи большего приращения в сдвиговый регистр

1 и счетчик 4 младший разряд БП задним 15 фронтом сигнала запуска интерполятора запоминается в триггере 10. Следовательно, состояние указанного триггера определяет четность большего приращения, При нулевом состоянии триггера 10. Большее прира- 20 щение четно, в противном случае нечетко, Поскольку выдача меньшего приращения с регистра 3 осуществляется в обратном коде, то о четности меньшего приращения можно судить по единичному значению младшего 25 разряда информационного выхода регистра

3.

После приема исходных приращений, на второй информационный вход сумматора 11 поступает значение обратного кода 30 меньшего приращения. Поскольку:первый информационный вход сумматора заземлен, а вход переноса -- подключен к выходу логической единицы, то на выходе сумматора 11 получаем значение (МП+1). Монтаж- 35 ным путем выходной шины сумматора на тре1ьем информационном входе мультиплексора 12 получаем значение (МП+1)/2.

После определения значения Л=БП-МП и занесения его в регистр 2 разности коор- 40 динатных приращений на четвертый вход мультиплексора 12 поступает вначале ф /Zj.

Указанное значение получаем эа счет монтажного сдвига операнда Л, хранящегося в регистре 2, в сторону младших разрядов. 45

После определения значения Л и занесения его в регистр накапливающего сум- " матора, осуществляется сдвиг содержимого регистра 1 в сторону младших разрядов, то есть в регистре 1 получаем значение БП/2), 50

Первый информационный вход мультиплексора 12 заземлен . Таким образом, на информационных входах мультиплексОра

12 определены до начала информирования 55 согласно табл,2 четыре возможных значе-- ния оценочной функции в центре аппрокси-мируемой прямой.

В зависимости от четности БП и МП на выход мультиплексора 12 будет передано значение оценочной функции, которое будет иметь место для данной прямой в ((БП+1)/2) интерполяционном такте при безошибочном определении оценочной функции.

В блсхе 9 управления по содержимому сдвигового регистра 1 и счетчика 4 выделяется БП + 1 /2 интерполяционный такт, В этом такте содержимое оценочной функции определенные оприорно по значениям МП и БП и их четности на выходе блока 12 сравниваются второй 13 схемой сравнения с текущим значением оценочной функции, хранящегося в регистре накапливающего сумматора 7, При их неСовпадении на выходе блока 13 будет сформирован уровень логического нуля, который поступит на Д-вход триггера 15. Указанное под воздействием сигнала на управляющем С входе триггера приведет к его обнулению, а, следовательно, на выходе элемента И 14 появится уровень логического нуля, который и будет сигнализировать об ошибке при интерполировании за первый полуцикл интерполирования. В каждом такте содержимое в цикле интерполяции счетчика 4 уменьшается на единицу. После выполнения БП интерполяционных тактов на выходе счетчика 4 формируется уровень логического нуля, сигнализирующий о вычислении всех требуемой значений оценочной функции.

Указанным уровнем разрешается работы схемы 8 сравнения, При равенстве содержимого сумматора 7 значению содержимого сдвигового регистра 1 на выходе схемы 8 сравнения появляется уровень логической единицы, сигнализйрующей о правильности выполнения аппроксимирующих действий по расчете оценочной функции эа время интерполяционного цикла. В противном случае — на выходе схем ы 8 сравнения формируется уровень логического нуля. Нулевой уровень сигнала на выходе блока 8 обеспечит установку сигнала такого же уровня и на.выходе 28 интерполятора, . Очевидно, что при наличии ошибки за первый полуцикл интерполирования дальнейший процесс аппроксимации завершают. Если же ошибка за первый полуцикл интерполирования отсутствует, то контроль производят по окончанию интерполирования, т.е, путем анализа сигнала на выходе блока 8, Для удобства в предлагаемом интерполяторе предусмотрен вывод 36, сигнализирующий внешнему устройству об аппроксимации первой части заданного отрезка прямой. Это особенно удобно при программном анализе сигнала ошибки.

Блок управления работает следующим образом. Прим включении питания на входе

1756863

22 интерполятора формируется импульс отрицательной полярности устанавливающий триггера 42, 46 в нулевое состояние, а триггер 15 в единичное состояние, Нулевое состояние триггера 42 обеспечивает удержание в нулевом состоянии регистров

47 и 48. При появлении сигнала "Пуск" на входе 17 интерполятора триггер 42 устанавливается в состояние логической единицы, Поскольку выход траггера 42 соединен с Д входом триггера 46, то передним фронтом импульса, формируемого на прямом выходе генератора 41, триггер 46 установится в единичное состояние, что в свою очередь разрешит прохождение импульсов от генератора 41 через элементы 44 и 45, Временная диаграмма работы блока 9 управления приведены на фиг.4, Поскольку исходное состояние регистра 48 нулевое. то из блока 40 постоянной памяти будет выбрана микрокоманда, соответствующая нулевому адресу, В дальнейшем из блока 4О будут выбраны микрокоманды соответству|ощие адресной час.ти микрокоманды, хранящейся в регист ре 48. В регистре47хранится операционная часть микрокоманды, Карта прошивки блока

4О,постоянной памяти приведена в табл. 3, Следует отметить, что микрокоманды под номерами 1 — 3 полностью идендичны соответству|ощим микрокомандам с номерами 6-8. Указанное позволило исключить учет для указанных микрокоманд сигнала на входе 32 блока управления, т.е. знака оценочной функции, Последний учитывается только в цикле интерполирования (микрокоманды 5,6).

Граф.-схема алгоритма работы интерполятора, соответствующая табл,3, приведена на фиг,2, Единичное состояние триггера 46 разрешает установку в единичное состояние триггера 53, Последний установится в единичное состояние в цикле интерполирования и удерживается в нем до окончания выдачи последнего шагового приращения, Распределение управляющих воздействий приведено на фиг,7, Шаговые приращения +Х, -X, +У, -У на выходах 23-26 определяются состоянием регистра 54, а также состоянием регистра 54, а также со-. стояние триггера 55, в который в каждый тактовый момент времени цикла интерполяции записывается значение переполнения накапливающего сумматора 7. Зависимость значений шаговых приращений от состояния регистра 54 признаков и триггера 55 приведена в табл. 4, Активный фронт шагового приращения — передний. Временная

35 диаграмма на фиг,4 приведена для случая

БП=4.

Предлагаемый цифровой линейныи интерполятор реализован на элементах, входящих в состав серийно-выпускаемых микросхем,.

Исключение составляет накапливающий сумматор 7, схема сравнения 8, блока 9 управления, функциональные схемы которых приведены на соответствующих фигур х, Накапливающий сумматор 7 содержит комбинированный сумматор 66.и регистр

67 Схема сравнения имеет стробирующий, вход, для реализации которого (фиг.б) приведен злемент 69, В качестве схемы сравнения 13 и 68 можно использовать микросхему

К531 сп,1.

В устройстве-прототипе сбой или неисправность в работе интерполятора обнаруживалась только по . окончании интерполирования. В предлагаемом устройстве контроль осуществляется раздельно как для первой, так и для второй половины формируемого отрезка прямой, следовательно, при наличии ошибки при формировании первой половины отрезка прямой она будет обнаружена не по окончании интерполирования, а в ((БП+1)/2„ интерполяционном такте, т.е. практически за вдвое меньшее время. Последнее и определяет более высокую оперативность контроля, Формула изобретения

1. Линейный интерполятор, содержащий регистр координатного приращения, ключ, накапливающий сумматор, сдвиговый регистр, счетчик импульсов, первый мультиплексор, первую схему сравнения, блок уп40 равления, регистр разности координатных приращений, информационный вход которого соединен с информационным выходом накапливающего сумматора, вход начальной установки которого соединен с выходом ключа, группа информационных входов которого соединена с группой выходов сдвигового регистра координатного приращения, группа информационных входов сдвиговога регистра координатного приращения и счетчика импульсов соединены с группой входов значения большего приращения интерполятора, группа информационных входов регистра координатного приращения соединена с группой входов значения меньшего приращения интерполятора, rpynna информационных выходов регистра разности координатных приращений и регистра координатного приращения соединены с первой и второй группами информационных входов первого мультиппек1756863

26 сора, группа выходов которого соединена с выход триггера четности большего прирапервой группой информационных входов щения соединен с первым управляющим накапливающего сумматора, группа выхо- входом второго мультиплексора, а управлядов которого соединена с первой группой ющий С-вход триггера и четности большего информационных входов первой схемы 5 прирзщения и информационный Д-вход сравнения, вторая группаинформационных подключены соответственно к входу запувходов которой соединена с группой выхо- ска интерполятора и младшему разряду дов сдвигового регистра координатного входа значения большего приращения, втоприращения, вход запуска интерполятора рой управляющий вход второго мультисоединен с входами записи сдвигового ре- 10 плексора соединен с младшим разрядом гистра координатного приращения, регист- выхода регистра коордйнатноro приращера координатного приращения счетчика ния, первый информационный вход второго импульсов и с входом запуска блока управ- мультиплексора заземЛен, а второй подклюления, первый выход которого соединен с чен к выходу сдвигового регистра, каждый входом записи регистра разности коорди- 15 (!+1)-й разраз выхода сумматора соединен с натных приращений и входом управления 1-м разрядом третьего с входа второго мульсдвигом сдвигового регистра координатно- . типлексора I=.1, п-1, где п — разрядность

ro приращения, второй выход блока управ- задания исходных приращений), каждый ления соедийен со счетным входом счетчика (i+1}-й разряд регистра разности координатимпульсов, выход признака нулевого состо- 20 ных приращений соединен с i-м разрядом яния которого соединен с входом стробиро- . четвертого информационного входа второго вания первой схемы сравнения и первым мультиплексора, первая ивторая группы инвходом блока управления, третий выход ко- формационных входов блока управления соторого соединен с управляющим входом единены соответственно с группами первого мультиплексора и входом переноса 25 выходов сдвигового регистра и счетчика имнакапливающего сумматора, четвертый и пульсов,,первый информационный вход пятый выходы блока управления соединены сумматора заземлен, второй подключен к с входом синхронизации накапливающего. выходу регистра координатного прираще.— сумматора и управляющим входом ключа ния, а вход переноса соединен с входом соответственно, с второго по четвертый вхо- 30 логической единицы интерполятора, седьды блока управления являются входами зна- мой вход блока управления подключен с выка приращения первой и второй координат ходу признака октанта, двенадцатый выход и входом признака координаты с большим — к выходу "Конец интерполяции", приращением интерполятора, выходы ко- 2, Интерполятор по п.1, о т л и ч а юординатных приращений которого соедине- 35 шийся тем, что блок управленйя содержит ны с шестого по девятый выходами блока блок постоянной памяти микрокоманд, геуправления, вход начальной установки ко- нератор импульсов первый и второй регистторого соединен с пятым входом блока уп- ры, второй, третий, четвертый и пятый равления, отличающийся тем, что, с триггеры, регистр признаков, второй -десяцелью повышения оперативности контро- 40 тый элементы И, элемент неравнозначноля,в него введены триггер четности больше- сти, первый — шестой элементы И-НЕ, го приращения, сумматор, второй третью схему сравнения, первая и вторая сультиплексор, вторая схема сравнения, группы информационных входов которой триггер, первый элемент И, выход которого соединены соответственно с первой и втосоединен с выходами "Отсугствие ошибки", 45 рой группами входов информационного первый вход первого элемента И подключен блока управления, а выход — с первым вхок выходупервой схемы сравнения,а второй дом второго элемента И, выход которого вход — к выходу триггера, информационный подключен к шестому выходу блока и авД - вхо кот

Д д орого соединен с выходом вто- ления, а второй вход — к инверсному выхо управр с емы сравнения, первая и вторая груп- 50 генератора импульсов, к первому входу шеой х х ду пы информационных входов которой стого и третьего элементов И, выход третьподключены к группе выходов второго муль- его элемента подключЕн к первым входам с типлексора и группе выходов накапливаю- первого по четвертый элементов И-НЕ, а щего сумматора, выход переноса которого .второй вход — к выходу второго триггера, соединен с шестым входом блока управле- 55 информационный Д-вход которого подклюния, десятый выход которого подключен к чен к выходу логической единицы, управляуправляющему выходу интерполятбра и уп- ющий С-вход — к первому выходу первого равляющему С - входу триггера, установоч- . регистра и первому входу четвертого элен ый вход которого соединен с мента И,установочный R-вход второго региодиннадцатым выходом блока управления, стра к выходу третьего Д-триггера, к первым

1756863

28 входам пятого и шестого элементов И и двенадцатому выходу блока управления, девятый, восьмой, одиннадцатый и десятый выходы которого соединены соответственно с выходами с первого по четвертый элементов И-НЕ, первая группа выходов блока постоянной памяти микрокоманд подключена к группе информационных входов первого регистра, а вторые — к группе информационных входов второго регистра, разрядные выходы которого соединены с младшими разрядами группы информационных входов блока постоянной памяти микрокоманд, старший разряд которого соединен с шестым входом блока управления и информационным Д-входом четвертого триггера, управляющий C-вход которого подключен к выходу седьмого элемента И и четвертому выходу блока управления, пятыи, второй и первый выходы которого соединены соответственно с выходами четвертого, восьмого и девятого элементов

И, вторые входы которых соединены с вторым входом седьмого элемента И, вторым входом пятого элемента И, управляющим

С-входом третьего Д-триггера и прямым выходом генератора импульсов, первый-четвертый выходы первого регистра подключены соответственно к первому входу восьмого элемента И, третьему выходу блока управления, первому входу седьмого элемента И, первому входу девятого элемента И, вход запуска блока управления соединен с установочным входом- пятого триггера, входом записи регистра признаков и первым входом десятого элемента И, второй вход которого соединен с установочными R-входами пятого и третьего триггеров и входом начальной установки блока управления, управляющий С-вход пктого триггера соединен с седьмым входом блока управления, а информационный Д-вход заземлен, выход пятого триггера подкл1очен к информационному Д-входу третьего Д-григгера и установочным R-входам первого и второго регистра, выход десятого элемента

И соединен с седьмым выходом блока управления, выходы пятого и шестого элементов И подключены соответственно к входам записи первого и второго регистров, с первого по четвертый разряд информационно5 го входа регистра признаков соединен соответственно с вторым, третьим, четвертым и шестым входами блока управления, прямой и инверсный выходы первого разряда регистра признаков соединены соответ10 ственно с вторыми входами первого и второго элементов И-НЕ, третьи входы которых подключены к выходу пятого элемента И-НЕ, прямой и инверсный выход второго разряда регистра признаков соединены со15 ответственно с вторыми входами третьего и четвертого элементов И-НЕ, третьи входы которых подключены к выходу шестого элемента И-НЕ, вторые входы пятого и шестого. элементов И-HE соединены с выходом эле2О мента неравнозначности, первый и второй вход которого подключены соответственно к прямому выходу четвертого разряда регистра признаков и выходу четвертого триггера, первые входы пятого и шестого

25 элементов И-НЕ подключены соответственно к прямому и инверсному выходам третьего разряда регистра признаков, 3, Интерполятор по п.1, о т л и ч а ю30 шийся тем, что накапливающий сумматор содержит комбинационный сумматор и регистр, группы выходов которого подключены к первой группе информационных входов комбинационного сумматора, вторая

35 информационная группа входов которого соединена с группой информационных входов накапливающего сумматора, вход переноса и выход переноса которого подключены соответственно к входу пере40 носа и выходу переноса, комбинационного сумматора, выходы которого соедииены с информационными входамй регистра, вход начальной установки регистра соединен с входом начальной установки накапливающего сумматора, вход синхронизации которого соединен с входом синхронизации регистра, группа выходов которого является выходом накапливающего сумматора.

1756863

Т а б л и ц а 1

Значение сигнала Коммутируемый на 2-м управляю- операнд цем входе

Значение сигнала на 1-и управляю" щем входе

БП-2

О А/2j

МП+1/2

О

О

0

О

Та блица 2

Значение шагового прирацения по ведомой координате в такте

Четность

БП

ИП р БП/2 f БП/2 +1 $

О

О

О

О

) О

О

) О

О

Ж

0 Единичное или нулевое приращение„

Таблица 3

»

Dz ) з

5 б

Микрокоманда

\» 1

3

Ц

5 б

0

О

1

)

О О

О О )

1 О 1 1

О О

0 О

0 1 )

О 1 О )

1 1

О О 0

0 0 0

О 1

1 О ) ) 0 . О 0 0

1 О ) О О 0 1

0

1

1

О

1.!

756863

Таблицач

»

Признак БП-2ИП : Х 7

Состояние триггера 5) ° »»«4 »«» «»«»»» »«

Выход регистра 54Qq

+Х -Х +Y "Y

Qg Qg

»

1 0

О

О 1

О О

О. 1

О

О 1

О О

О !

О

1

О

О

О

О

О

О

О

1

О

О

О

О

О

О

О

О

О

О

О !

1

1

1

О

О

О

О

О

О

О

1

1

1

О

О"

О

О

О

О

О

1

О fl О

О О 1

О 1 0

О 1 1

1 О О

1 О 1

1 1 О

1 1 1

О О О

О О

О 1 О

О 1 1

1 О 0

1 О 1

1 . 1 0

1 1

О 0 О

О О 1

0 1 0

О 1 1

1 О 0

1 О 1

1 1 О

1 1 1

О О О

1 0:

О 1 ! 0 0

1 О

1 О

1 !

1 l

1

1

О

О

О

О

О

О

О

О

О

О

1

О

О 1

О О

Π. — 1

О 1

О О

О О

О О

О О

1 1

1 О

1 1

О

1 О

1 О

1 0

О О

О О

О 1

О 1

О 1

О О

О О

О О

0

О

0

1

О

О

О

1

О

О

О

О

1756863

17568бЗ

17568бЗ б

За о

z e e+ma бО

Жало зм е ла 55

ЬЯМО И A!Eel лв еюы 4 ии5ерсньи Зыхаб

ЭЛРИ КРИХ 4

1) б » ц л-I

1756863

Джу зюгюгая М

»«« агодого

Составитель А, Романк)к.

Редактор H. Лазаренко Техред M,Moðãåíòàë Корректор M. МаксимишинеЧ

Заказ 3087 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101