Формирователь биполярных сигналов

 

Изобретение относится к импульсной и вычислительной технике и может быть мспользовано в магистральном последовз-тельном интерфейсе с центральным управлением, применяемом в системе электронных модулей в качестве передающего устройства. Формирователь содержит два входа 1 и 2. выход 3, двухполярный источник 4 питания, два канала 13 и 14. каждый из которых содержит выходной транзистор 15. диод 18 и первый резистивный делитель 19. RS-триггер 9 с интегрирующей цепью 10. два дополнительных диода 11 и 12, два дополнительных транзистора 16 и 17. дополнительный резистивный делитель 20. два резистора 21 и 22. эл-емент 2И-НЕ 23, двухполярный ключ 25 во втором канале. 2 ил.ел-J 1ДXI 00оелCh

СОЮЗ .ОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (53)5 Н:. 3 К 5/01

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) -СПИСАНИЕ И ЗОБ ГГЕТЕ Н И ф";-

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4870689/21 (22) 02.10,90 (46) 07.12.92. Бюл. М 45 (71) Конструкторское бюро электроприборостроения (72) О, Л. Венедиктов (56) Авторское свидетельство СССР

М 690618, кл. Н 03 К 5/01, 1977.

Авторское свидетельство СССР

N 1398072, кл. Н 03 К 5/01, 1988. (54) ФОРМИРОВАТЕЛЬ БИПОЛЯРНЫХ

СИГНАЛОВ (57) Изобретение относится к импульсной и вычислительной технике и может быть vcпользовано в магистральном последова„„Я „„1780156 А1 тельном интерфейсе с центральным управлением, применяемом в системе электронных модулей в качестве передающего устройства. Формирователь содержит два входа 1 и 2, выход 3, двухполярный источник 4 питания, два канала 13 и 14, каждый из которых содержит выходной транзистор 15, диод 18 и первый резистивный делитель 19, RS-триггер 9 с интегрирующей цепью 10, два дополнительных диода

11 и 12, два дополнительных транзистора

16 и 17, дополни-;ельный резистивный делитель 20, два резистора 21 и 22, элемент

2И -HE 23, двухполярный ключ 25 вс вторсм канале. 2 ил.

1780156

30, 1 г-;

Изобретение относится к импульсной и вычислительной технике и может быть использовано В магистральном последовательном интерфейсе с центральным управлением, применяемом в системе электронных модулей в качестве переда1ощего

УСтРОйотва.

Известен формирователь биполярных импульсов, содержащий два канала, проводимость транзисторов ОднОГО из кОтОрых противоположHB проводимости транзисторов другого канала, в состав каждого из каналов входят транзисторный кл1оч., источHиK rI 1TаниЯ ОР! IОЙ flÎJ1ЯPHОcTM, PBé Диода t4

Выходной транзистор, а также выходную шину.

Недостатком этого формигювателя является отсутствие защиты от перегрузки по току и низкое быстродействие. Наиболее близким по технической сущности является формирователь биполярных сиГналов, со держащий двухполярный источник питания, общий вывод которого соединен с общей

LLI H0É устроЙства, ТрМ диода, двенадцать резисторов, три ключа одного типа проводимости и один ключ другого типа проводимости, причем вход первого кл1оча сÎОдинен с первыM Входом устг>ОЙстВВ, первыЙ и ВтОрОЙ выходные каналы, пе1)вые выводы первого и второго выходных каналов соединены с выходом устройства. втopble ВыхОДы с общеЙ шиной устройсГВа, третий вывод пе(>БОГО ВыходнОГО канала соединен с положительным выводом двухполярнОГО источника питания, Отрицательный вывод которой соединен с третьим выводом второго выходного канала.

Недостатки этого формирователя — отсутст13ие защиты От перегрузки пО тОку, низкое быстродействие и низкая амплитуда выходного сигнала за счст падения напряжения HB эмиттерных переходах транзисторов 16 и 17, элемента И-1-1Е 12, кл1оча 20, змиттерного повторителя 21 и выходного транзистора 27.

Цел изобретения — "--ащита от перегрузки по току, повышение быстродейс-вия и амплитудbl вь1ходного сиг :ла,, На фиг, 1 представлена структурная электрическая схема формирователя; на фиг. 2 — временные диаграммы, пояснягс. щие алгоритм работы устройства.

Формирователь биполярных сигналов содержит два входа 1 и 2, выход 3, двухпсRfIpHbIl1 источник 4 питания с положительHbIM и 07pMUoòeëbíûff полюсами 5 и б, 0бщую шину 7, резистор 8, ВЯ-триггер 9 = интегрирующей Цепью 10 и двумя дог олнител ьн ыми j3иодами 1 1 и 1 2, /f23 3HB?RB I 3 и

14, ка>кдь.й из которых содержит выходной транзистор 15, первый и Второй дополнительные транзисторы 16 и 17, диод 18, первый и дополнительный резистивные делители 19 и 20, первый и второй резисторы 21 и 22, при этом первый канал l3 дополнительно содержит элемент 2И-НЕ 23, а в орой канал 14 — ключ 24 и двухполярный ключ 25.

Первым входом 1 формирователя является первый вход элемента 2И-НЕ 23, второй вход которого объединен с прям. м выходом Q RS-триггера 9, содержащего интегрирующую RC-цепь 10, точка соединения резистора и конденсатора которой подкл1очена к S-входу этого. триггера 9. Выход злемента 2И вЂ” HE 23 соединен с вторыми выводами первого и дополнительного резистивнь.х делителей i9 и 20 первого канала

13, база выходного транзистора 15 которого подключена к точке соединения резисторов первого резистивного делителя 19, и ри этом первые выводы первого и дополнительного резистивных делителей 19 и 20 объединены с вторым выводом первого резистора 21, с поло>кительным полюсом 5 двухполярного источника 4 питания и базой первого дополнительного транзистора 1б, эмиттер которого объединен с первым выводом первого резистора 21, анодом диода 18 и эмиттером второго дополнительного транзистора 17, база которого подкл1очена к точке соединения резисторов дополнительного резистивного делителя 20, а его коллектор соединен с катодом диода 18, эмиттером выходного гранзистора 15 первого канала !3 l4 через второй резистор 22 — с общей шиной 7, Второй зход 2 формирователя является входом двухполярного ключа 25, второго канала 14, выход которого соединен с входом

КЛ1оча 24 р-и-р-типа и катодом второго дополнительного диода 12, анод которого соединен с катодом первого дополнительного диода 11., а его анод "îå,äèíåí с инверсным

Выходом Q RS-триггера 9. Выход кл.оча 24 соединен с вторым: выводами первого и дополнительного резистивнь.х делителей 19 и 20, первые выводь которых подкл1очены к отрицательному полюсу б двухполярного источника 4 питания, к первому выводу первого резистора 21 второго канала 14 и к змиттеру первогo дополнительного транзистора 1б, база которого обьединена с вторым,водам первого резистора 21, с катод,:, диода 18 и с эмиттером второго допо»..:-1тельного транзистора 17, база которого подсоедиHåíà к точке соединения резисторов дополнительного резист. -.ного делителя 20, а его коллектор соединен с анодом диода 18, с эмиттеро;. выходиolo транзистора 15 и через f Tof20:. резисто 22

1780156

55 делах от 30 да 120 нс путем изменения величлн резисторов первого и дополнительнога резистивных делителей 19 и 20 (фиг. 2, С>>»>х) а ТВК>КЕ ВыбаРОМ COOTBBTCTI3>1IOÙMX ТИIloB транзистороВ: ВыходнОГО l4 ВтороГО дополнительного 15 и 17, у которых величины емкостей коллекторного и эмиттерного переходов существенно Влияют на длительности переднего и заднего фронтов выходного сигнала аф1 и t ф2 (фиГ. 2, UI>vx).

При изменении амплитуды ВходнОГО сигнала В момент ц на первом входе 1 >ормирователя с высокого уровня на низкий (фиг. 2, с4хл) происходит запирание элеменга 2И вЂ” НЕ 23, на Выходе которого происходит формирование заднего фронта выходного импульса, сВязанное с зарядами емкостей эмиттерного перехода выходного транзистора 15 и коллекторнога перехода второго дополнительного транзистора 17.

Затем происходит запирание эмиттерного перехода Выходного транзистора 15 обратным напря,oHI4BM, создаваемым за счет протекания тока. через первый резистор 21, диод 18 и второй резистор 21 и подачи полного напряжения Е I положительного полюса 5 двухполярного источника 4 питания на базу этого транзистора, что уменьшает Время рассасывания неоснавных носителей В его базе, а следовательно, уменьшает задержку заднега фронта выходного импульса

Относительно входного с 80 нс до 15...20 нс (80...100 нс — удлинение вь>ходного сигнала без запирающего напряжения и 15...20 нс— удлинение выходного сигнала при подаче на эмиттерны>л переход выходного транзистора 15 зап>лра>ощего напряжения).

При подаче импульса положительной

I1o)15! рности на I3TopoA I3xop, 2 фармиравателЯ в момент tl,(фиг. 2, 0;>х2) на выхаДе ДвУхпалярнаго ключа 25 происходит изменение полярности выходного сигнала с положиТЕЛЬНОЙ На атРЛЦатЕЛЬНУЮ (фИГ, 2, У»>>х2).

ВыхОднОЙ сиГнал (импульс) отрицательной полярности с выхода двухполярного кл>оча

25 поступает на вход ключа 24 р-rl-р-типа, открь,вает его и на его выходе фармир,ется импульс положительной полярности Относительно отрицательного напряжения этрицательного полюса 6 двухполярного

ИСТОЧНИКа 4 ПИТВНИЯ (фИГ, 2, С>>>ых24), ОДНОВременна этот импульс поступает на катод второго дополнительного диода 12. но так как здесь вкл;ачены два последовательно соединеHHI..lx первый и Второй дополнительные диоды 11 и 12, та суммарное их сопротивление значител-но больше входного сопротивления кл>ача 25 и весь так практически поступает в базу этого ключа. Дальше начина>от протекать процессы, аналогичные процессам первого канала 13, описанные выше.

На фиг, 2 0вых=1(т) изображена эпюра выходного напряжения формирователя, на которой видно значительное уменьшен.e задних фронтов ф2 импульсов из-за очень короткого времени окончания импульса на первом входе 1 и началом импульса на втором входе 2. Здесь происходит быстрое запирание коллекторного перехода Выхадного транзистора 15 р-и-р-типа первого канала 13, так как его коллектор поступает напряжение отрицательной полярности и запирает его, Аналогичный процесс праисходи1- и во втором канале 14, Задержка переднего фронта выходного импульса составляет 15...20 нс (на фиг. 2 не показана). Длительность переднего франта гф ">=120нс; ф2=10...15 HC. Д l>4TBJ>bHOCib В6реднего фронта может быть уменьшена до

30 нс путем выбора выходного и второго дополнительного транзисторов 15 и 17.Период выходных импульсов больше периода входных на 10„,15 нс за счет задержки переднего фронта выходного импульса. На фиг. 2 Ur>r,rx=f(t) показаны также единичные выходные импульсы, длительность переднего и заднего франтов которых одинакова и равна 120 нс..

Быстродействие формирователя достигается путем подачи запирающих напряжений на эмиттерные переходы Выходных транзисторов 15 обоих каналов 13 и 14 и запирающего напряжения положительной полярности на вход ключа 24 второго канала

14.

Защита от перегрузки по току В формирователе осуществляется следующим образом.

Пусть Во время действия входного импульса на первом Входе 1 формирователя произошло несанкционированное короткое замыкание на его выходе 3, при этом резко

Возрас1ает его выходной так, который увеличивает падение напряжения на первом резисторе 21 первого канала 13 да 0,8 В, что приводит K открыванию первого дополниTensHol.о транзистора 1б и уменьшению напряжения на его коллекторе, а следовательно, и на R-входе RS-триггера 9, приводящее к изменени>О его состочния, т.е. на его и >мам выходе Q — низкий патснциал, котс Й поступает на второй вход элемента 2r::1Е и блокирует его, а на ега инверсном выходе 5 — высокий полажитель> ь и потенциал, который запирает кл а, ? 1, об;-, выходных транзистора 15 обои; каналг>В I „ и 14 закрыты.

1780 56

Формула изобретения

Формирователь биполярных сигналов, содержащий два входа, выход, двухполярный источник питания. общий вывод которого соединен с общей шиной формирователя, 5 резистор, один вывод которого соединен с положительным полюсом двухполярного источника питания, два канала, каждый из которых содержит выходной транзистор, диод и первый резистивный делитель., при О этом коллекторы выходных транзисторов обоих каналов обьединены с выходом формирователя, а их базы подключены к общему вйводу резисторов первых резистивных делителей, первые выводы которых подклю- 15 чены соответственно к положительному и отрицательному полюсам двухполярного источника питания, причем второй канал содержит дополнительно ключ, проводимость транзистора которого противоположна про- 20 водимости выходного транзистора первого канала,отличающийсятем,что,сцелью защиты от перегрузки.по току, повышения быстродействия и амплитуды входного сигнала, в него введены RS-триггер с интегри- 25 рующей RC-цепью, общий вывод резистооа и конденсатора которой подключена к Явходу этого тоиггера; а вторые выводы резистора и конденсатора подключены соответственно к положительному полюсу ЗО двухполярного источника питания и к общей шине, а также два дополнительных диода, анод первого из которых подключен к инверсному Q-выходу RS-триггера, а его катод — к аноду второго дополнительного диода, при- 35 чем в каждый канал введены два дополнительных транзистора, проводимость которых в первом канале противоположна, а во втором — одинакова с проводимостью выходного транзистора, дополнительный резистивный 40 делитель и два резистора, кроме того, в первый канал введен элемент 2И вЂ” HE, а во второй — двухполярный ключ, положительный и отрицательный выводы питания которого подключены соответственно к положительному и отрицательному полюсам двухполярного источника питан«я, при этом коллекторы первых ополнительных транзисторов fl80 вого и второго каналов соединены с вторым ,ыводом оез. стара и с R-входом RS-триггера., паралле,льно эмиттерным переходам этих транзисторов подключен первый реэист»р, первый вывод которого соединен с эмиттером второго дополнительного транзистора, а em коллектор соединен с эмиттером выходного транзистора и через второй резистор — с общей шиной, а база второго дополнительного транзистора подключена к сбщ му выводу резисторов дополнительного резистивного делителя, первый вывод которо:a в первом .<авале подключен к поло;китель ному пал юсу двухполярного источника питания и к базе первого дополнит льного транзистора, эмиттер которого соединен с анодом диода, а его катод — с эмиттером выходного транзистора, второй вывод дополнительного резистивного делителя объединен с вторым выводом резистивного делителя и выхбдом элемента

2И-Н-, первый вход которого соединен с

fippBL:ì входом (i npìêpîEàòàëÿ., а второй его,.од с прямым -зь ходом RS-триггера, второй вход формирователя соединен с входом двухполярного ключа второго канала, к выходу которого подкл очены катод второго доло,.:,нительноги иода и вход ключа, à его выход соединен с вторыми выводами первогг и дополнительно а резистивных делителей, первый вывод дополнительного

pLàènTèâHnãî делптел.-: второго,<анала подкгнач.=н к отрицательному полюсу двухполяр.-.ого источник..ка питания и эмиттеру перес га gnã.nëíìòåë;.:ного транзистора, ба"-.а которого соеди,ена с катодом диода, а

à"0 анод — с эмипером выходного транзистора второго канала, Составитель 0, Венеди,:.

Техред M.Mîðãåíòàë Корректор А. Козориз

Редактор

Производственно-издательский комбинат Патент", r. Ужгород, ул.Гагарина, 101

Заказ 4440 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКН С .:СР

113035, Москва, Л<-35, Раушская наб., 4/5