Мультиплексор

 

Изобретение относится к микроэлектронике и импульсной технике и предназначено для использования в качестве электронного коммутатора или универсального логического модуля. Сущность изобретения: поставленная цель достигается тем, что 16-канальный мультиплексор содержит четыре элемента НЕ 1-4, восемь элементов 2-2И-3 ИЛИ-НЕ 5-12. элемент4-4 ИЛИ- 4 И-НЕ 13, четыре адресные шины 14-17, шестнадцать информационных шин 18-33 и выходную шину 34. Сложность мультиплексора по числу МОП-транзистаров равна 73.4 ил.слс^00оCDjcjn>&

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 19/094

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) МУЛЬТИПЛЕКСОР (21) 4882255/21 (22) 11.11.90 (46) 07.12.92. Бюл, М 45 (72) Л. Б. Авгуль, B. П, Супрун, Н. В. Фурашов и В. И. Костеневич (56) Авторское свидетельство СССР

N 1538248, кл. Н 03 К 19/094, 1988.

Интегральные микросхемы: Справочник (под ред. Б. В. Тарабарина — M.: Радио и связь, 1984 — с. 68 (прототип).

„„SU „„ 1780185 А1 (57) Изобретение относится к микроэлектронике и импульсной технике и предназначено для использования в качестве электронного коммутатора или универсального логического модуля. Сущность изобретения: поставленная цель достигается тем, что 16-канальный мультиплексор содержит четыре элемента НЕ 1-4. восемь элементов

2 — 2И вЂ” 3 ИЛИ вЂ” НЕ 5 — 12, элемент 4 — 4 ИЛИ—

4 И-НЕ 13, четыре адресные шины 14 — 17, шестнадцать информационных шин 18 — 33 и выходную шину 34. Сложность мультиплексора по числу МОП-транзисторов равна 73, 4 ил.

1СР С

1 М

1780185

Изобретение относится к микроэлектронике и импульсной технике и предназначено для использования в качестве электронного коммутатора или универсального логического модуля.

Известен восьмиканальный мультиплексор, содержащий три элемента НЕ, четыре элемента 2-2ИЛИ-4И-НЕ и элемент

И вЂ” НЕ (1).

Недостатком мультиплексора явля1отся ограниченные функциональные возможности.

Наиболее близким по функциональным возможностям и конструкции техническим решением к заявляемому является шестнадцатикэнальный мультиплексор, содержащий четыре элемента НЕ, шестнадцать элементов И и элемент ИЛИ (2), Недостатком известного мультиплексора является высокая конструктивная сложность, Цель изобретения — упрощение конструкции мультиплексора.

Поставленная цель достигается тем, что в мультиплексор, содержащий четыре элемента НЕ, шестнадцать информационных шин и четыре адресные шины, 1-я (i=1,2,3,4) из которых соединена с входом I-ro элемента НЕ, введены элемент 4-4ИЛИ-4И-НЕ и восемь элементов 2-2И-ЗИЛИ-НЕ, )-й (j=1,2) вход k-ro {k=1,2,...,8) из которых соединен с (2Р+)-2)-й информационной шиной мультиплексора, а выход соединен с k-м входом элемента 4-4ИЛИ-4И-НЕ, выход которого соединен с выходной шиной мультиплексора, а десятый входы соединены соответственно с nxopàìè первого и второго элементов НЕ, одиннадцатый и двенадцатый входы соединены соответственно с входом первого элемента НЕ и выходом второго элемента НЕ, тринадцатый и четырнадцатый входы соединены соответственно с выходом первого элемента НЕ и входом второго элемента НЕ, пятнадцатый и шестнадцатый входы соединены соответственно с выходами первого и второго элементов НЕ, третий вход (2i-1)-го элемента, 2-2 И-3 I4 Ë ÈHE соединен с входом третьего элемента

НЕ, выход которого соединен с третьим входом 2i-го элемента 2-2И-ЗИЛИ-НЕ, четвертый вход k ãî элемента 2-2И-ЗИЛИ-НЕ соединен с выходом четвертого элемента

НЕ, вход которого соединен с пятым входом

k-го элемента 2-2И-ЗИЛИ-НЕ, причем элемент НЕ содержит два МОП-транзистора, затвор первого из которых соединен с входной шиной элемента, первая шина питания которого соединена с истоком первого транзистора, сток которого соединен с выходной шиной элемента и истоком второго

ЗО

55 транзистора, сток которого соединен с затвором и второй шиной питания, элемент

2-2И-ЗИЛИ-НЕ содержит шесть МОГ1-транзисторов, затвор р-го (р=1.2,3) из которых соединен с р-l1 входной шиной элемента, {j+3)-я входная шина которого соединена с затвором (j+3)-го транзистора, исток которого соединен с истоком третьего транзистора и первой шиной питания, сток соединен с истоком j-го транзистора, сток которого соединен с выходной шиной элемента, стоком третьего транзистора и истоком шестого транзистора, сток которого соединен с затвором и второй шиной питания, элемент

4-4ИЛИ-4И-НЕ содержит семнадцать МОПтранзисторов, затвор г-го (I=1,2,...,16) из которых соединен с г-й входной шиной элемента, выходная шина которого соединена с истоком семнздцатого транзистора I1 стоками j-го и (j+8)-ro транзисторов, истоки которых соединены со стоками (j+2)-ro u (j+10)-го транзисторов, истоки которых соединены со стоками {)+4)-го и (j -12)-го транзисторов, истоки которых соединены со стоками ()-I 6)-го и ()+14)-го транзисторов, истоки которых соединены с первой шиной питания, вторая шина питания соединена с затвором и стоком семнадцатого транзистора.

Мультиплек",ор содержит четыре элемента Н Е, элемент 4-4ИЛИ-4_#_НЕ, восемь элементов 2-2И-ЗИЛИН Е, шестнадцать информационн ы-:. шин I1 че ыре aдрес IbIB шины, I я (1=1,2,3,4) из которых соединена с входом

i-го элемента НЕ. Причем, j-й, (j=1.2) вхбд

k-го (k 1,2,, „8) элемента 2-2И-ЗИЛИ-НЕ соединен с (2k+j-2)-й информационной шиной мультиплексора, а выходсоединен с k-м входом элемента 4-4ИЛИ-4И-Н Е, выход которого соединен с выходной шиной мультиплексора. Девятый и десятый входы элемеIITà 4-4ИЛИ-<1И-НЕ соединены coor ветственно с входа 111первого и второго элементов НЕ. э одиннадцатый и двенадцатый входы соединены соответственно с входом первого элемента НЕ и выходом второго элемента НЕ. Далее, тринадцатый и четырнадцатый входы элемента 4-4ИЛ И-1И-.Н Е соединены соответственно с выходом первого элемента НЕ и входом второго элемента Н Е, а пятнадцатый M. Шест11эдцатый входы соединены соответственно с выходами первого и второго элементов НЕ. Третий вход (2i-1)-ro элемента 2-2И-ЗИЛИ-НЕ соединен с входом третьего элемента НЕ, выход которого соединен с третьим входом

2i-го элемента 2-2И-ЗИЛИ-НЕ. Четвертый вход k-го элемента 2-2И-ЗИЛИ-Н Е соединен с вь ходом четвертого злеме11та НЕ. вход

1780"; 85 которого соединен с пятым входом i<-го элемента 2-2И-ЗИЛИ-НЕ.

Использование идентичных или сходных конструктивных. признаков и связей между ними в источниках информации не 5 обнаружено.

Ка фиг. 1 представлена функциональная схема мультиплексора, на фиг. 2, 3 и 4— примеры реализации на МОП-транзисторах элементов 2-2И-ЗИЛИ-НЕ, НЕ и 4-4ИЛИ- 10

4И-НЕ соответственно, Мультиплексор (фиг. 1) содержит четыре элемента НЕ 1...4, восемь элементов 22И-ЗИЛ И-HE 5...12, элемент 4-4ИЛ И-4И-Н Е

13, четыре адресные шины 14.„17, шестнад- 15 цать информационных шин t8...33, выходную шину 34., Отметим, что элемент 2-2И-ЗИЛИ-НЕ выполняют функцию ip =a1a4vazagva3, где а1-сигнал на l-й входной шине элемента 20 (1=1,2, 3,4,5).

Элемент 4-4ИЛИ-4И-НЕ выполняет функцию ф= (Ь1ЧЬ2ЧЬ9ЧЬ10) (ЬЗЧЬ4чЬ11чЬ12 25 (Ь5ЧЬ6чЬ13чЬ14) (Ь7ЧЬ8ЧЬ15ЧЬ16), где Ь вЂ” сигнал íà s-й входной шине элемента (s=1,2„...16). 30

На фиг. 2 представлена электрическая принципиальная схема элемента 2-2NЗИЛИ-НЕ на МОП-транзисторах, Элемент выполнен на пяти переключательных 35, 36, 35

37, 38 и 39 и одном нагрузочном 40 транзисторах, включенных между шинами питания 41 и 42. Входы элемента с первого по пятый (43...47) соединены соответственно с затворами транзисторов 35, 37, 39, 36 и 38. 40

Выход элемента 48 соединен со стоками транзисторов 35, 37, 39 {истоком транзистора 40).

На фиг. 3 представлена электронная принципиальная схема элемента НЕ на 45

МОП-транзисторах. Элемент выполнен на одном переключательном 49 и одном нагрузочном 50транзисторах, включенных между шинами питания 51 и 52. Выход элемента 53 соединен с затвором транзистора 49, а вы- 50 ход 54 — со стоком транзистора 49 (истоком транзистора 50).

На фиг. 4 представлена электронная принципиальная схема элемента 4-4ИЛИ- 55

4И-HE на МОП-транзисторах, Элемент выполнен на шестнадцати переключательных

55...70 и одном нагрузочном 71 транзисторах; включенных между шинами питания 72 и 73. Входы элемента с первого по шестнадцатый (74...89) соединены соответственно с затворами транзисторов 55, 56, 59, 60, 63, 64, 67, 68, 57, 58, 61, 62. 65, 66, 69, 70. В ыход элемента 90 соединен со стоками транзисторов 55, 56, 57 и 58 (истоком транзистора

71).

Мультиплексор работает в двух режимах.

В режиме коммутатора на адресные шины 14...17 подаются двоичные переменные х1...х4 соответственно, составляющие двоичный номер

M=2 х1+2 xz+2 хз+2 х4 информационной шины (из множества шин

18 — 33), которая подключается к выходной шине 34. Рабата мультиплексора в этом режиме поясняется таблицей, в которой символом "x" обозначено безразличное состояние, В режиме универсального логического модуля на информационные шины 18...33 поступает вектор значений (таблица истинности) Y=(yp, у1, „„у1з) реализуемой булевой функции f=f(x1. х2, хз, x4), двоичные аргументы которой х1...х4 поступают на адресные шины 14.„17 соответственно. На выходной ши <е 34 сигнал z совпадает со значением функции f на данном наборе аргументов х1...х4.

Пример . Определим сигналы на информационных шинах мультиплексора при реализации булевой функции

f(x1, х2, х3, х4)=х1хзчх2хзх4.

Очевидно, что Y=(0,0,1,1,0,1,1,1,0,0,0,0,0, 1,0,0). Тогда сигнал логического нуля должен быть подан на первую 18, вторую 19, пятую 22, девятую 26, десятую 27, одиннадцатую 28, двенадцатую 29, тринадцатую 30, пятнадцатую 32 и шестнадцатую 33 информационные шины мультиплексора, а сигнал логической единицы на третью 20, четвертую 21, шестую 23, седьмую 24,восьмую 25 и четырнадцатую 31 информационные шины мультиплексора, Достоинством мультиплексора является простая конструкция. Так для его реализации на МОП-транзисторах {с учетом фиг, 2, 3 и 4) необходимо 73 транзистора. в то время как прототип требует для своего построения 121 транзистор. Здесь учитывается тот факт, что элемент НЕ требует для своей реализации 2 транзистора. пятивходовый элемент И вЂ” 6 транзисторов, шестнадцативходовый элемент ИЛИ вЂ” 17 транзисторов. Если же конструкция логических элементов будет иной, то преимущест1780185 во в простоте построения предлагаемого мультиплексора сохранится, хотя абсолютные цифры (например, количество транзисторов) могут измениться. Это обусловлено тем, что мультиплексор имеет также и наи- 5 меньшую сложность по числу входов логических элементов среди известных шестнадцатиканальных мультиплексоров, что является одним из основных факторов, определяющих сложность принципиальной 10 схемы устройства на уровне транзисторов.

Оормула изобретения

Мультиплексор, содержащий четыре элемента НЕ, шестнадцать информационных шин и четыре адресные шины, i"ÿ 15 (i=1,2,3,4) из которых соединена с входом

i-ro элемента НЕ, отличающийся тем, что, с целью упрощения, содержит элемент

4-4ИЛИ-4И-НЕ и восемь элементов 2-2ИЗИЛИ-НЕ, j-й (J=1,2) вход k-го (k=1,2„„,8) из 20 которых соединен с (2k+J-2)-й информационной шиной мультиплексора, а выход соединен с k-м входом элемента 4-4ИЛИ-4И-НЕ, выход которого соединен с выходной шиной мультиплексора, а девятый и десятый входы 25 соединены соответственно с входами первого и второго элементов Н Е, одиннадцатый и двенадцатый входы соединены соответственно с входом первого элемента НЕ и выходом второго элемента Н Е, тринадцатый и 30 четырнадцатый входы соединены соответственно с выходом первого элемента НЕ и входом второго элемента НЕ, пятнадцатый и шестнадцатый входы соединены соответственно с выходами первого и второго эле- 35 ментов НЕ, третий вход (2I-1)-ro элемента

2-2И-ЗИЛИ-НЕ соединен с входом третьего элемента НЕ, выход которого соединен с третьим входом 2l-го элемента 2-2И-ЗИЛИНЕ, четвертый вход k-ro элемента 2-2ИЗИЛИ-НЕ соединен с выходом четвертого элемента Н Е, вход которого соединен с пятым входом k-го элемента 2-2И-ЗИЛИ-НЕ, причем элемент НЕ содержит два MOllтранзистора, затвор первого из которых соединен с входной шиной элемента, первая шина питания которого соединена с истоком первого транзистора, сток которого соединен с выходной шиной элемента и истоком второго транзистора, сток которого соединен с затвором и второй шиной питания, элемент 2-2И-ЗИЛИ-НЕ: содержит шесть МОП-транзисторов, затвор р-го (р=1,2,3) из которых соединен с р-й входной шиной элемента, O+3)-я входная шина которого соединена с затвором (j+3)-го транзистора, исток которого соединен с истоком транзистора и первой шиной питания, сток соединен с истоком j-го транзистора, сток которого соединен с выходной шиной элемента, стоком третьего транзистора и истоком шестого транзистора, сток которого соединен с затвором и второй шиной питания, элемент 4-4ИЛ И-4И-НЕ содер>кит семнадцать МОП-транзисторов, затвор r-ro (r-1,2,...,16) из которых соединен с r-й, входной шиной элемента, выходная шина которого соединена с истоком семнадцатого транзистора и стоками j-ro (J+8)-ro транзисторов, истоки которых соединены со стоками {)+2)- и (J+10)-го транзисторов, истоки которых соединены со стоками (J+4)- и (j+12)-ro тра гисторов, истоки которых соединены со стоками (j+G)- и 0+14)-ro транзисторов, истоки которых соединены с первой шиной питания, вторая шина питания соединена с затвором и стоком гемнадцатого тра» зистора.

1780185

rz

7б

77 ) Составитель В,Супрун

Техред М.Моргентал Корректор М.Демчик

Редактор С.Кулакова

Заказ 4441 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101