Устройство для приема и передачи информации с многозначным кодированием

 

Изобретение относится к вычислительной технике. Его использование в многопроцессорных вычислительных системах, например, параллельного типа позволяет расширить функциональные возможности за счет обеспечения коммутации информации Устройство содержит аналого-цифровой преобразователь 1, преобразователь 2 единичного кода в двоичный, преобразователь 3 двоичного кода в единичный, цифроаналоговый преобразователь 4 и канал 7 связи Благодаря введению ключевого коммутатора 5 и узла 6 управления, а также дополнительных цепочек блоков 1 - 4, обеспечивается коммутация входной информации по любому направлению 2 з п ф-лы, 8 ил 4 табл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

8ЕДОЧСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНЙЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4877150/24 (22) 24.10,90 (46) 15.12.92. Бюл. № 46 (71) Научно-исследовательский институт бытовой радиоэлектронной аппаратуры (72) З,Д.Коноплянко, Г.Б.Попович йТ.В.Лосева (56) Авторское свидетельство СССР

¹ 1203565, кл. 6 08 С 19/28, 1983.

Авторское свидетельство СССР

¹ 1206830, кл. 6 08 С 19/28, 1984. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА И ПЕРЕДАЧИ ИНФОРМАЦИИ С МЙО ОЗНАЧНЫМ КОДИРОВАНИЕМ

ЯЛ«„1781824А1 (я)5 Н 03 М -5/20, G 08 С 19/28

2 (57) Изобретение относится к вычислительной технике. Его использование в многопроцессорных вычислительных системах, например, параллельного типа позволяет расширить функциональные возможности за счет обеспечения коммутации информации, Устройство содержит аналого-цифровой преобразователь 1, преобразователь 2 единичного кода в двоичный, преобразователь 3 двоичного кода в единичный, цифроаналоговый преобразователь 4 и канал 7 связи, Благодаря введению ключевого коммутатора 5 и узла 6 управления, а также дополнительных цепочек блоков 1 — 4, обеспечивается коммутация входной информации по любому направлению. 2 з.п. ф-лы, 8 ил. 4 табл, 1781824

Изобретение относится к области вы- поэтому содержит два идентичных устройчислительной техники, в частности, к много- ства приема и передачи информацйи, которые процессорным вычислительным системам и включают в себя аналогоцифровой преобрагибкопрограммируемым структурам, и мо- зовэтель 1, преобразователь 2 единичного жет быть использовано для построения 5 кода в двоичный, преобразователь 3 двоичмногозначных вычислительных систем па- ного кода в единичный, цифроаналоговый преобразователь 4, ключевой коммутатор 5, 1

Известно устройство для передачи и узел 6 управления, вход 7 аналогоцифровоприемэ многоуровневйх сигналов, содер- го преобразователя 1, входы 8 — 14 преображащее два линейных блока, выполненных 10 зовтеля 2 единичного кода в двоичный, на дешифраторэх-икоммутаторах, источник . входы 15-17 преобразователя 3 двоичного опорных токов, источник базовых токов, ис- кода в единичный, входы 18 — 24 цифроанаточники информации и три линии связи. flol 0Bol преобразователя 4, первый и втоНаиболее близким к заявляемому явля- рой входы 25 и 25 ключевого коммутатора ется устройство для передачи и приема ин- 15 5, четыре входа 26 узла 6 управления, восемь . формации с многозначным кодированием, выходов 27 узла 6 управления, входы 28

tf содержащее входной дешифратор, цифроа- синхронизации Тд преобразователя 3 двоналоговый преобразователь, канал связи, ичного кода в единичный первого устройстэналогоцифровой преобразователь и вы- ва приема и передачи информации, вход 29 ходной дешифратор, причем входы входно- 20 синхронизации Тд преобразователя 3 двого дешифратора являются входами ичного кода в единичный второго устройстустройства, выходы дешифратора соедине- ва приема и передачи информации, вход 30 ны с входами цифроаналогового преобра- синхронизации Тд узла 6 управления, а такзователя, выход которого соединен с же первый У и второй Yz выходы 31, 32. входом канала связи, выход канала связи 25 ключевого коммутатора, соответственно, соединен с входом аналогоцифрового пре- причем входы 7 двух идентичных устройств образователя, вы1ходы которого соединены приема и передачи информации и четыре с"вхбдамй вь1ходногодешифраторэ, выходы входа 26 узла 6 управления служат инфор- котарогo ÿâëÿàòñÿ выходами устройства в мационными входами устройства для при30 ема и передачи информации с

Недостаткомустройствадля передачи и многозначным кодированием, входы 8-14 и риема информации является ограничен- аналогоцифрового преобразователя 1 явля- . ность его функциональных возможностей, ются входами преобразователя 2 единичнохарактеризующихся передачей только дву- го кода в двоичный, выходы 15 — 17 знэчного входного сигнала и только в одном 35 преобразователя единичного кода в двоичнаправлении, ный подключены к соответствующим вхоЦелью изобретения является расшире- дэм преобразователя 3 двоичного кода в ние функциональных возможностей устрой- единичный, выходы 18-24 преобразователя ства за счет обеспечения коммутации 3 двоичного кода в единичный являются вхоинформации. 40 дами цифроаналогового преобразователя 4, На фиг,1 покэзэна структурная схема выходы 25 которо о являются выходами устройства для приема и передачи инфор- первого и второго устройства приема и пемэции с многозначным кодированием; на редачи информации, выходы 25 устройств фиг.2 — принципиальнаясхемааналогоциф- приема и передачи информации, а также рового преобразователя; на фиг.3 функцио- 45 восемь выходов 27 узла 6 управления поднальная схема преобразователя ключены к ключевому коммутатору 5, выхоединичного кода в двоичный; на фиг.4 — фуй- ды 31, 32 которого образуют выходы 31Ä 32 кциональная схема преобразователя двоич-, устройства для приема и передачи инфор. ного кода в единичный; на фиг.5 — мации с мйогозначным кодированием, вход принципиальная схема цифроаналогового 50 28 синхронизации Tci подключен к входам преобразователя; на фиг,6 — принципиаль- преобразователя 3 двоичного кода в еди.ная схема ключевого коммутатора; нэ фиг.7 ничный первого устройства приема и пере— функциональная схема узла управления; дачи информации, вход 29 синхронизации ми на фиг.8 — режимы коммутации устройства Тс> подключен к входам преобразователя 3 для случая реализации двухканальной ком- 55 двоичного кода в единичный второго устройства приема и передачи информации, Устройство для приема и передачи ин- вход30синхронизацииТаподключенкузлу формации с многозначным кодированием 6 управления. (см. фиг.13 приведено для случая двух- Для реализации и-канальных устройств канальнойкоммутации(простейший вариант)и для приема и передачи информации с мно1781824

10 объединены и образуют вход 7 аналогоцифрового преобразователя 1, а вторые входы 15 подключены к формирователю 56 опорного

25

50 входы элементов 80-82 НЕ образуют входы 55

15 — 17 преобразователя 3 двоичного кода в единичный, инвертирующие выходы элементов 80 — 82 НЕ соединены со входами элементов 83 И-НЕ, входы элементов 80 — 82

НЕ соединены со входами элементов 84 Игозначным кодированием потребуется в узле 6 управления увеличить количество триггеров 155-158 в 2п раз и элементов 162И, Это увеличение числа компонент производится по тем же правилам построения устройства как и для п-2, Аналогоцифровой преобразователь 1 (см,фиг.2) содержит семь идентичных компараторов 33-39 на дифференциальных усилителях, состоящих из транзисторов 40—

55. формирователь,56 опорного напряжения на транзисторах 57-63, резистор 64. причем первые входы компараторов 33-39 напряжения, выходы компараторов 33 — 39 образуют выходы 8-14 аналогоцифрового преобразователя 1.

Преобразователь 2 единичного кода в двоичный (см.фиг,3) состоит из четырех идентичных блоков 65 — 68, содержащих логические элементы 72, 73 НЕ, 74 — 76 И, 77

ИЛИ, входы 8 — 14 преобразователя 2, выходы 69-71, элемента 75, выходы 78, 79 элемента 77 ИЛ И, выходы 15 — 17 преобразователя 2 единичного кода в двоичный, причем входы элементов 72, 74, 76 первого блока 65 преобразователя 2, а так>ке входы элементов 74, 76 блоков 66, 67 образуют входы 8 — 14 преобразователя 2 единичного кода в двоичный, выходы элементов 72, 73 НЕ соединены с элементами

74, 76 И, входы элементов 72 НЕ и 74 И подключены к входам элемента 75 И, выходы элементов 74 И, 76 И соединены с входами элемента 77 ИЛИ, вход элемента 73 НЕ подключены к первому входу элемента 77

ИЛИ, выходы элементов 75 И и 77 ИЛИ образуют выходы 69, 78 первого блока пре. образователя 2 единичного кода в двоичный, выходы 78, 79 элемента 77 ИЛИ каждого предыдущего блока подключены к входу последующего блока, выход элемента

77 ИЛИ блока 67 образует выход 15 преобразователя 2 единичного кода в двоичный, выходы 69 — 71 элементов 75 подключены соответственно к входам блока 68, выходы которого образуют выходы 16, 17 преобразователя 2 единичного кода в двоичный.

Преобразователь 3 двоичного кода в единичный (см. фиг.4) построен на логических элементах 80 — 82 НЕ, 83 -83з, 84 -843

И-НЕ, 85 — 87 RS-триггерах, 88-94И, причем

НЕ, ко входам элементов 83, 84 И-НЕ подключен сигнал синхронизации (входы 28, 29) для первого и второго устройств приема и передачи информации, соответственно Т >, инвертирующие выходы элементов 83, 84

И-НЕ подключены ко входам RS-триггеров

85-87, выходы 95 — 100 которых соединены с элементами 88-94 И, а выходы 18-24 последних образуют выходы преобразователя

3 двоичного кода в единичный.

Цифроаналоговый преобразователь 4 (cM, фиг.5) содержит семь идентичных блоков 101 -107 управления, ключи 108, транзисторы 109 — 115 делителя 116 опорного напряжения, транзисторы 117-124, образующие ключи 108, резистор 125, ограничивающий ток делителя опорных напряжений, причем входы 18 — 24 блоков 101 — 107 управления соединены соответственно с затворами ключевых транзисторов 109 — 115, коллекторы которых объединены вместе и образуют выход 25 цифроаналогового преобразователя 4, а истоки подключены к соответствующим точкам делителя 116 опорного напряжения, Ключевой коммутатор 5 (cM.ôèã.6) содержит восемь блоков 126 — 133 управления и восемь шинных коммутаторов 134 на проходных транзисторах 135 — 146, причем входы 27> — 27a блоков 126 — 133 управления образуют входы ключевого коммутатора 5, а выход первого блока 126 управления подключен к затвору проходного транзистора

125, исток которого подключен к шине второго входа 252 ключевого коммутатора 5, а сток — к шине первого выхода 31 ключевого коммутатора 5, выход второго блока 127 управления подключен к затвору проходного транзистора 136, исток которого подключен к шине входа 252 ключевого коммутатора 5, сток к шине второго выхода 32 ключевого коммутатора 5, выход третьего блока 128 управления подключен к затворам первого и второго проходных транзисторов 137, 138, истоки которых подключены к шине первого входа 25> ключевого коммутатора 5, сток первого транзистора 137 к шине первого выхода 31 ключевого коммутатора 5, сток второго транзистора 138 — к шине второго выхода 32 ключевого коммутатора 5, выход четвертого блока 129 управления подключен к затвору проходного транзистора 139, исток которого подключен к шине второго входа 25 ключевого коммутатора 5, сток — к шине первого выхода 31 ключевого коммутатора 5, выход пятого блока 130 управле- ния подключен k""затвору первого и второro проходных транзисторов 140, 141, исток первого транзистора 140 подключен к шине первого входа 25 ключевого коммутатора 5, 1781824 исток второго транзистора 141 — к шине второго входа 252 ключевого коммутатора 5, сток первого транзистора 140 поДключен к шине второго выхода 32 ключевого коммутатора 5, а сток второго транзистора 141 — к шине первого выхода 31 ключевого коммутатора 5, выход шестого блока 131 управления подключен к затвору проходного транзистора 142, исток которого подключен к шине второго входа 252 ключевого коммутатора 5, сток — к шине второго выхода 32 ключевого коммутатора 5, выход седьмого блока 132 управления подключен к затворам первого и второго проходных транзисторов 143, 144, исток первого транзистора

143 подключен к шине первого входа 251 ключевого коммутатора 5, исток второго транзистора 144 — к шине второго входа 252 ключевого коммутатора 5, сток первого транзистора 143 — к шине первого выхода 31 ключевого коммутатора 5, второго проходного транзистора 144 — к шине второго вы-. хода 32 ключевого коммутатора 5, выход восьмого блока 133 управления подключен к затворам первого и второго проходных транзисторов 145, 146. истоки которых подключены к шине второго входа 252 ключевого коммутатора 5. сток первого транзистора

145 подключен к шине парного выхода 31 ключевого коммутатора 5. сток второго транзистора 146 — к шине второго выхода 32 ключевого коммутатора 5, а стоки проходного транзистора 135, первого проходного транзистора 137, проходного транзистора

139, второго проходного транзистора 141, первого проходного транзистора 143 и первого проходного транзистора 145 выведены на общую шину, являющуюся шиной первого выхода 31 ключевого коммутатора 5; а стоки проходного транзистора 136, второго проходного транзистора 138, первого проходного транзистора 140, проходного транзистора 142, второго, проходного транзистора 144 и второго проходного транзистора 146 соединены общей шиной, являющейся шиной второго выхода 32 кЛючевого коммутатора 5.

Узел управления 6 (см.фиг.7) содержит, четыре идентичных параллельных регистра

155 — 158 на О-триггерах типа "защелка" состоящих из логических элементов 159, 160 . И-НЕ и элемента 161 2И-И.ПИ-НЕ, а также содер>кит восемь элементов 162 И-НЕ. причем, четвертые входы регистров 155 — i58 образуют входы 26)-26л узла 6 управления, остальные три входа регистров 155 — 158 объединены и образуют вход 30 синхронизации

Т2, прямые и инверсные выходы регистров

155-158 через шинный коммутатор соединены с четырехвходовыми элементами

1621-162в И-НЕ соответственно, выходы которых образуют выходы 271-27в узла 6 управления, Устройство работает следующим обра5 эом. Процесс функционирования проиллюстрируем на примере устройства с восьмизначным кодированием (1<=8). В ис.ходном состоянии на входах 7 устройства для приема и передачи информации с мно10 гозначным кодированием (см.фиг,1) присутствуют два одноразрядные восьмиэначные сигналы Х, Xz, равные логическому нулю (табл.1). Эти значения исходных сигналов аналого-цифровыми преобразователями 1

15 (см. фиг,2) преобразуются в семиразрядный единичный пространственный код вида<0 0

0000(Ъна выходах 8-14, а затем преобразо- вателем 2 единичного кода в двоичный (см.фиг.3) — преобразуются в трехразряд20 ный позиционный код на выходах 15-17 (см. табл,1) вид < 0 0 О>, эти сигналы под воз1i И ° действием трактирующего сигнала ТС1 и TС1 передаются на входы 15 — 17 преобразователей двоичного кода в единичный (табл.2). На

25 выходах 18 — 24 преобразователей 3. (см. фиг.4) формируется семиразрядный унитарный пространственный код вида < 0 0 0

0 0 0 0 > (см. табл,2), который дальше поступает на цифро-аналоговые преобразовате30 ли 4 (см. фиг,5), работа которых подробно описана в (2) и определяется табл.3. На выходах 25 этих преобразователей формируются одноразрядные восьмизначные сигналы, соответствующие логическому ну35 лю (см. табл.3), Эти значения выходных сигналов поступают на ключевой коммутатор 5 (см, фиг.8), где коммутируются в соответствии с программой коммутации, поступающей с узла 6 (см. фиг,7) управления, принцип

40 действия которой описан в (2) и определяется табл.4 в соответствии с режимами коммутации (см. фиг.8), На четыре входа 26i (i =i,...,4) узла управления 6 (см. фиг,7) поступают управляющие двузначные сигналы вида

45 < 0 0 0 О> под воздействием которых на выходах 271 (1 = 1....,8) узла 6 управления формируются выходные функции коммутации (см, табл.3). представленные унитарным двузначным кодом. Значения кода поступа50 ют на входы 271 восьми схем управления ключевого коммутатора 5 (см. фиг.6), сформированного на проходных транзисторах

МОП-типа, Согласно табл.4 ключевой коммутатор 5 настраивается на выполнение од55 ной из девяти функций коммутации и передачи данных, представленных на фиг.8. и в исходном состоянии (см. табл.4), при сигнале < 0 0 00> на входах 26) узла 6 управления, на выходе последней будут то>ке нулевые сигналы < 0 0 0 0 0 0 0 0 >, 1781824

10 обеспечивающие выключенное состояние всех проходных транзисторов 135 — 146 шинного коммутатора 134 И. Как следствие, нулевые выходные сигналы на выходах 31, 32 устройства в целом.

Таким образом, процесс функционирования устройства для приема и передачи информации с многозначным кодированием (см, фиг.1) определяется сигналами управления процессом коммутации и .синхросигналами управления процессами

II t> h передачи данных Т,1 и Т<1. а также синхросигналом Та разрешения на запись входного сигйала узла 6 управления, Задавшись

„(, синхросигналами Т1 = Т 1-- Т2 = 1 и подав на входы 7 сигналы X1= 7, X2 = 7, рассмотрим процедуры приема, передачи и коммутации их на выходы 31, 32 устройства. Допустим с узла 6 управления (см, фиг.1) на ключевой коммутатор 5 поступает девятая программа коммутэцйи (см. табл.4), Входной одноразрядный восьмизначный сигнал X2=7 (см. табл,1) поступает на вход аналого-цифрового преобразователя 1 (см, фиг.2), где преобразуетс я в сем иразрядный единичный пространственный код вида <1 1 1 1 1 1 1 >, а затем преобразователем 2 единичного кода в двоичный (см, фиг,3) преобразуется в трехразрядный единичный код на выходах

15 — 17 (см. табл,1) вида < 1 1 1>, Этот код под воздействием тактирующего сигнала

Т1 передается на входы 15 — 17 преобразователя 3 двоичного кода в единичный (см, фиг.1).

На выходах преобразователя 3 двоичного кода в единичный (см. фиг.4) формируется семиразрядный унитарный пространственный код (см.табл.2) вида <0000001>,поступающий в дальнейшем на цифроаналоговый преобра зователь 4 (см фиг.5). Нэ выходе 251 преобразователя 4 формируется одноразрядный восьмизначный сигнал (см. табл.3) У2=7.

Значение выходного сигнала поступает на ключевой коммутатор 5, где коммутируется в соответствии с девятой программой коммутации (см. табл,4), обеспечивающей включенное состояние проходных транзисторов 145, 146 восьмого ключа. шинного коммутатора 134 и разветвление информации Х2 в двух перпендикулярных направлениях на выходы 31, 32 устройства в целом (см, фиг,8, режлм 9).

В зависимости от задаваемой программы коммутации ключевой коммутатор 5 (см. фиг.б) настраивается на работу в одном из девяти режимов коммутации (см. фиг,8, табл.4). В соответствии с табл,4, для реализации девяти функций коммутации в ключевом коммутаторе 5 используются восемь ключей шинного коммутатора 134 на проходных транзисторах, причем в каждом ключе шинного коммутатора в зависимости ат конкретной функции хранения и переда-. чи информации имеется по одному, либо по два проходных транзистора, Все восемь

5 ключей шинного коммутатора 134 соединены параллельно между входными 251 и 252 и выходными 31, 32 шинами устройства (см. фиг.1, 6), Основываясь на логическом синтезе се10 тей из проходных транзисторов применительно к многоуровневой логике, где каждая логическая функция МОП-транзисторов определена, можно получить уравнения логических функций. отражающих связь между

15 входными сигналами Х1, Х2 и выходными У1, Уз. Исходя из того, что связь между входными Х1 и выходными У1 сигналами, с учетом внешнего параметра (сигнала управления) записывается как:

20 . . - .. Y1, если Х=1; (1)

О, если Х=0, 1) коммутативн ость

Х1< Z1> vX2 ч X1 < 21 >;

2) поглощение:, Xvo=X;

3) дистрибутивность:

XvX <22>=Х < Z1 ч Z2> .

В соответствии с выражениями (3) — (6) и табл.4 информация через ключевой комму55 схему шинного коммутатора 134, в соответствии с ее режимами работы, можно разбить

25 на четыре схемы параллельных соединений с общими входами, каждая из которых описывается следующей зависимостью

Yi=Xi <21 ч22ч...vZn> (2)

Для первой, произвольно выбранной, схемы

30 параллельного соединения с общими входами Х1 и выходом У1(см, фиг.5), зависимость (2) запишется в следующем виде:

Y1=X1< Z1 1/ХзчХ7 >, (3) где Z1, 2з, Z7 — сигналы управления первого, 35 третьего и седьмого ключей соответственно, Для соединения с общими входом Х1 и выходом У2 получено следующую зависимость, 40 Y2=X1< Z2 VZavZ8 > . (4)

В случае соединения с общими вторым входом Х2 и первым выходом У1 зависимость (2) запишется в виде:

У1=Х2<24 VZgv28 . (5)

45 И наконец, когда общие второй вход Х2 и второй выход У2, зависимость (2) принимает вид:

Y2=X2

В равенствах (2) — (6) оператор v — one50 ратор, удовлетворяющий следующим свойствам, 1781824

12 татор 5 передается одновременно по двум ем, передается через АЦП 1, преобразованезависымим, пересекающимся в про- тель2 единичного кода вдвоичный, преобстранстве каналам, При этом ключевой ком- разователь 3 двоичного кода в единичный и мутатор 5 в соответствии с сигналами ЦАП 4 первогоустройства для приема и пеуправления, поступающими с узла 6 управ- 5 редачи информации на ключевой коммуталения (см. табл.4), может передавать много- тор 5, где коммутируется и через проходной значные сигналы Х, Х2 по двум .транзистор136второгоключашинногокомнезависимым каналам 25> и 252 в прямом мутатора 134 поступает в перпендикулярнап!давлении, разветвлять информацию в ном направлении на выход 32 Yz и далее на двух пространственных направлениях, из- 10 вход последующего устройства, менять направление передачи информации, В том случае, когда на узел управления передавать информацию подвум независи- 6 подается сигнал i = ! 0 0 (см, табл,4), мым, пересекающимся или разветвляю- ключевой коммутатор 5 настраивается на щимся в пространстве каналам(см.фиг.8). разветвление информации из первого уст-! (примеру, в случае поступления на вхо- 15 ройства для приема и передачи информации ды 26 узла управления 6 (см.фиг.7) управля- (см. фиг.8, режим 4), Информация Х, постующего сигнала I = 0 0 0 0 (см. табл,4, режим пившая на вход первого устройства для приI), ключевой коммутатор5 настраивается на ема и передачи --информации в разъединение информационных входов и горизонтальном направлении, через АЦП 1, выходов, в результате чего информация Х и 20 преобраозватель 2 единичного кода в двоХ не проходитчерезустройстводля приема ичный, преобразователь 3 двоичного кода в и передачи информации с многозначным ко- единичный и ЦАП 4 поступает на ключевой дированием (см. фиг.8), Функция разъеди- коммутатор 5, где коммутируется и через нения выполняется также в тех случаях, проходные транзисторы 137, 139 третьего. когда на узел 6 управления поступают уп- 25 ключа шинного коммутатора 134 выдается равляющие сигналы 0 0; I I I 0; 0 0 I; I одновременно в двух перпендикулярных

0 I; 0 I; 0 i I I !, i I. - -.- .- — пространственных направлениях; в

При подаче на узел 6 управления (см..горизонтальном — на выход 31 У и в фиг 7) сигнал = 0 0 0(см. табл 4) устройство вертикальном — на выход 32 У . для приема и передачи информации с мно- 30 При передаче на узел 6 управления сиггозначным кодированием настраивается, нал i = 0 0 0 (см, табл,4) ключевой коммутана выполнение функции передачи сигнала в тор 5 настраивается на выполнение первом устройстве для приема и передачи функции пространственного поворота ининформации (см. фиг,S, режим 2), При этом формации во втором устройстве для примногозначный сигнал Х> поступает через 35 ема и передачи информации (см. фиг.8, аналого-цифровой преобразователь 1 и пре- режим 5). В этом случае многозначный сигобразователь 2 единичного кода в двоичный нал Х2 поступает в вертикальном направлена входы16 — 17преобразователь3двоично- нии на второе устройство для приема и го кода в единичный и цифра-аналоговый передачи информации, а затем коммутирупреобразователь первого устройства для 40 ется в ключевом коммутаторе 5 и через проприема и передачи информации, передает- ходной транзистор 139 четвертого ключа ся на входы 25 ключевого коммутатора 5 (см. шинного коммутатора выдается в перпендифиг.б). При этом проходные транзисторы кулярном первоначальному горизонталь136 — 146 закрыты и управляющий сигнал ном направлении на выход31 У! и далее на ,схемы 137 управления ключевого коммута- 45 последующие устройства. тора 5 поступает на затвор транзистора 135 Если на управляющий вход узла 6 уппервого ключа шинного коммутатора (см, равления поступает сигнал = 0 ! P (см. фиг.б), после чего сигнал Х передается че-. табл.4), то ключевой коммутатор 5 настраирез транзистор 135 в прямолинейном про- вает устройство для приема и передачи инстранствонном направлении на выходУ1. 50 формации на реализацию функции (см..фиг.6 и фиг.8, режим 2), расхождения информации в первом и втоЕсли на узел управления 6 поступает ром устройствах, для приема и передачи сигнал I = 0 i 0 0 (см, табл.4), ключевой информации (см. фиг,8, режим 6), При этом коммутатор 5 настраивается на выполнение многозначная информация поступает однофункции пространствейного поворота ин- 55 временно по двум входам 7 Х> и Xz как в формации в первом устройстве приема и горизонтальном, так и в вертикальном напередачи информации (см. фиг.8, режим 3). правлениях. Затем информация преобразуПри этом сигнал Х, поступивший на вход ется в многозначную, как в первом, так и во первого устройства для приема и передачи втором устройствах для приема и передачи информации с многозначным кодировани- информации, и коммутируется в ключевом

1781824

5) ае ч v(aia2 ч

2 V 313233) 3435) 3637, коммутаторе 5, после чего изменяет про- ственный единичный код на выходах 8-14 странственное направление и расходится: (см. табл.1). Эти единичные сигналы преобинформация х1 передается на выход 32 У2, разователем 2 преобразуются в трехразряда информация Х2 поступает на выход 31 У1 ный позиционный двузначный код. и далее на вход последующего устройства; 5 Преобразователь 2 содержит в восьмизначВ случае появления управляющего век- ном варианте устройства четыре идентичтора i = 0 0 0 i(см, .табл..4), .ключевой комму- ных каскада 65-68, первые три,входа 8 — 10 татор 5 настраивает устройство для приема которых подключены к младшим разрядам и передачи информации на реализацию АЦП 1. Сигналы первых трех младших разфункции прямой передачи информации без ".0 рядов АЦП 1 преобразуются в сумму значеизменения направления во втором устрой- ний разрядов первым каскадом 65 стве для приема и передачи информации преобразователя 2, на выходах 69. 78 кото(см. фиг.8, режим 7). При этом информация рого формируется результат суммирования

Х2 поступает на вход второго устройства для с переносом соответственно. Логические приема и передачи информации и, через 15 функции, реализуемые первым каскадом 65

АЦП 1, преобразователь 2 единичного кода могут быть описаны, в силу специфики отв двоичный, преобразователь 3 двоичного раженного (термометрического) кода (см. кода в единичный и ЦАП 4 поступает на вход табл.1) на выходе АЦП 1, следующими выра25 ключевого коммутатора 5, где коммутиру- жениями: ется и без изменения направления переда- 20 I St:== а!32 v а абаз, ется на выход 32 (У2), Р = 31а2

При передаче на узел управления 6 сиг- В каскаде 66 преобразователя 2 осущенала i = 0 0 (см, фиг,8, режим 8) ключевой ствляется. аналогично каскаду 65, суммирокоммутатор5настраивается на выполнение вание результата предыдущей суммы с функции пространственного пересечения 25 четвертым а4 и пятым 35 разрядами АЦП 1, информации. В этом случае многозначная На выходах 79 и 70 второго каскада 66 преинформация поступает одновременно на образователя 2 формируется результатсо- . два входа 7 устроиства дпа приема и пере- ответственно суммы от и переноеа рт; дачи информации в перпендикулярных на- ) 52 = S134 ч5134д5, правлениях, после чего информация беэ 30 j Р2 = S134=(а1а2 va>32az)34. изменения начального вида передается на В каскаде 67 преобразователя 2 выполключевой коммутатор 5, где коммутируется няется аналогичное суммирование резульи не меняя пространственного направления татов суммирования п редыдущих двух и не разветвляясь передается на выходы: каскадов 65 и 66 преобразователя 2 с шессигнал Х1 — поступает на выход 31 (У1), сиг- 35 тым а6 и седьмым ат разрядами АЦП 1. С нал Х2 — на выход 32 (У2) и далее на последу- первого выхода третьего каскада 67 преобющие устройства с многозначным раэователя 2, являющегося первым выхокодированием дом преобразователя поступает

Наконец, при появлении последнего окончательный результат суммирования S. возможного управляющего сигнала i = 0 0 I 40 На втором выходе 71 третьего каскада 67 ! (см, табл,4), ключевой коммутатор 5 на- преобразователя 2 формируется результата страивает устройство для приема и переда- переноса чи информации на выполнение функции Р = S235=(S!a4 vS1a435) аа =(3 32 ч 3132аз)

РаЗВЕтВЛЕНИЯ ИНфОРМаЦИИ ВО ВТОРОМ УСт- а4 v (31а2 a>agaa)a435) аб, КОтОРЫй ДаЛЬШЕ ройстве для приема и передачи информа- 45 поступает на вход каскада 68 преобразовации (см. фиг.8, режим 9), При этом теля 2. многозначный сигнал Х2 поступает на вход С учетом рекуррентного характера про7 второго устройства для приема и передачи цесса сложения всех семи разрядов, а также . информации. затем через АЦП 1 преобраэо- . процессов формирования переносов полватель 2 единичного кода в двоичный, пре- 50 ная сумма обеспечивает преобразование образователь 3 двоичного кода в единичный пространственного семиразрядного кода в и ЦАП 4 поступает на ключевой коммутатор двузначный позиционный код и сигналы на

5, после чего разветвляется и выдается че- выходах 15 — 17 преобразователя 2 могут сорез выходы 31 (У1) и 32 (У2) в двух перпенди- ответственно быть описаны следующими кулярных направлениях. 55 логическими функциями

Работа преобразователя 2 единичного B1=S-Яэв чЯ2Я37 = (Sia4 vS<3435) а6 v кода в двоичный описывается в табл.1 и v(S a4 v S13435) 35ат= фиг,3, Сигналы, соответствующие k-энач- . =((3132 v 3132аз З4а ным входным сигналам Х| и Х2, схемами 1 айваз):и ч(31а

АЦП (см, фиг.8) преобразуются в простран1781824

82 = Р1 = Р1Р2 и Р1Р2Рз 81825184 ,,РЯ= ЙВ П ЙТЕЬю а,<а2аз) а4; вз = Рг"= Р1Рг =- а182$1а4 = а1аг{81аг v а18283) а 4.

Для рассматриваемого нами примера многозначных сигналов Х1 = Хг = 7 с выходов

АЦП I на выходы 8 — 14 преобразователя 2 поступа1от -семиразрядные коды

<а1агаза4аба687 >= < I i i I li > (см. табл,4).

При подставке соответству!ощих зйачений

aI (i = 1,7), выражЕния в1-вз дают на выходах

15-17 преобразователя 2 получаем S = 1, Р1

= 1, Рг =1, что подтверждает правильность выполнения преобразований устройством преобразователя 2, Работа преобразователя 3 двоичного кода в единичный описывается табл.2 и фиг.4. Сигналы < 81вгвз>, являющиеся двузначными эквивалентами многозначного кода, поступают с выходов 15 — 17 на дешифратор 3 и преобразуются им "в" семйразрядный унитарный пространственный код на выходах 18 — 24 (см. табл,2), В восьмизначном варианте преобразователь 3 содержит (см. фиг.4) трй входных инверторы 80-82, которые совместно со схемами 83, 8 IN u RS — триггерами 85-87 формиру1от из двузначных сигналов

<81вгвз> прямые и инверсные сигналы

<в1в1828гвзвз>, действующие впараллель на трахвходовые коньюнкторы 88-94. На выходах 18-24 коньюнкторов 88-94 образуются соответствующие значения пространственного семиразрядного унитарного кода (GM. табл.2). Соответственно этой же таблицы истинности преобразователь 3 формирует

СЛЕДУЮЩИЕ ЛОГИЧЕСКИЕ ФУНКЦИИ: C1=8182B3;

Сг= 818283: с3=818283; С4=818283 с5=818283:

86=818283: С7=818283, В рассматриваемом нами примере работы устройства, когда на входы каналов коммутации поданы сигналы Х1=Х2=7, с выходов преобразователя 2 на входы 15 — 17 преобразователей поступают сигналы < I ! >, которые логическими элементами 80 — 84 и триггерами 85-87 преобразуются к виду

< i О О О > и поступают на соответствующие входы собственно преобразователя. сформированного из трехвходовых схем

88 — 94 N, На выходах 18-24 образуются 9 (см. табл,2) выходные сигHBflbl вида < О 0 О

0 0 О! >, которьге-поступают на соответствующие входы схем 4 цифро-аналоговых преобразователей. Единственная поступившая логическая единица на вход 24 обеспечивает включение седьмого каскада схемы 4, проходного транзистора 115 и подачу на выход 25! (i=1,2) сигналов X1=X2=-7. Выходы

25! соответственно коммутируются схемой

5 ключевого коммутатора по процедурам, описанным ранее.

Для хранения управляющих сигналов и настройки ключевого коммутатора 5 в. уст5 ройстве для приема и передачи информации содер>кится узел 6 управления (см, фиг,1). В узле 6 используются четыре 0-триггера типа

"защелка" 155-158 и линейный дешифратор на четыре входа и восемь выходов, состоя10 щий из элементов И-НЕ (см, фиг.7).

Работа узла 6 управления заключается в следующем. На входы 26 узла 6 управления поступают управляющие двузначные сигналы l1— - !4, служащие для настройки узла

15 6 управления (см, фиг,7 и табл.4), Под воздействием вектора управляющих сигналов i

=- (i1, I2, !з, i4} образуются различные типы выходных функций; Y1 = F1(X1X2) и

Уг=-Р2(Х1,Хг), где Х1, Х2 и У1, Y2 — входные и

20 выходные к-значные сигналы соответственно. которые приведены в табл,4 и определяют вид передачи данных от входов к выходам устройства для приема и передачи информации с многозначным кодировани25 ем (см. фиг,8). После поступления управляющих двузначных сигналов на входы

D-триггеров 155 — 158 они дешифруются линейным дешифратором на элементах И-НЕ, после чего на восьми выходах 27 дешифра30 тора формируются сигналы управления

11" 18 I1=I1I2I3i4, 12=11(2!3!4, 13 !!2!3!4,!4 = !1121314

15=!1!2!3!4 16=111213!4,(7 = 1112I314, 18 = 11121314 (См. фиг.7) служащие для настройки схем 126133 управления ключевого коммутатора 5

35 (см. фиг.б), Таким образом, предлагаемое устройство для приема и передачи информации с многозначным кодированием позволяет управлять параллельными пространственны40 ми направлениями движения информации.

Выходы устройства свободны от помех, что обусловлено дискретным принципом продвижения данных. Использование преобразователей кодов в устройстве для приема и

45. передачи информации позволяет мультиплицировать и передать многозначные данные в другие устройства, функционирующие в том же многозначном структурном алфавите, Кроме того, введение и использование

50 преобразователей k-значных сигналов в двузначные обеспечивает относительное снижение числа внешних связей за счет большей пропускной способности при многозначном кодировании устройства для при55 ема и передачи информации, К примеру, при использовании четырехзначного кодирования и параллельной передачи байта данных число вводов, при параллельной передаче каждого бита данных, увеличивается только в четыре раза. по сравнению с двузначным

1781824

15

25

55 вариантом параллельного байтного передатчика. В четерыхзначном варианте увеличивается также в 2 раза пропускная способность, в восьмизначном — в 3 раза.

Использование в устройствах приема и передачи данных с многозначным кодированием ключевого коммутатора позволяет мультиплицировать данные в и перпендикулярных направлениях, что в сложных многопроцессорных системах позволяет пространственным способом решать задачи приоритетов и очередей, расширяя тем самым функциональные воэможности многозначных вычислительных структур. Предложенный вариант устройства демонстрирует также возможность симбиоза АЦП и ЦАП, а также аналоговых коммутаторов совместно с цифровой двузначной схемотехникой. обеспечивая ми кроэлектронную реализацию многозначного кодирования и многозначных структур и систем.

Разработанные логические соотношения, описывающие процессы функционирования устройства позволяют автоматизировать процессы синтеза таких структур и систем с помощью ЭВМ, Формула изобретения

1, Устройство для приема и передачи информации с многозначным кодированием, содержащее первый канал связи, выход которого подключен к входу первого аналого-цифрового преобразователя. выходы которого соединены с входами первого преобразователя единичного кода в двоичный, первый преобразователь двоичного кода в единичный, выходы которого подключены к входам первого цифроаналогового преобразователя, о т л и ч а ю щ е ес я тем, что. с целью расширения функциональных возможностей путем обеспечения коммутации информации. в устройство введены второй — и-й каналы связи(п>2), второй — и-й аналого-цифровые преобразователи единичного кода в двоичный, второй — n-й преобразователи двоичного кода в единичный, второй — п-й цифроаналоговые преобразователи, ключевой коммутатор и узел управления, вход синхронизации и управляющие входы которого являются одноименными входами устройства, выходы узла управления подключены к управляющим входам ключевого коммутатора, выходы первого преобразователя единичного кода в двоичный подключены к информационным входам первого преобразователя двоичного кода в единичный, тактовый вход которого является первым тактовым входом устройства, тактовый вход i-го преобразователя двоичного кода в единичный (i=2n) является i-м тактовым входом устройства, выход i-го канала связи подключен к входу

I-го аналого-цифрового преобразователя, выходы которого через i-й преобразователь единичного кода в двоичный подключены к информационным входам i-го преобразователя двоичного кода в едйнйчный. выходы которого соединены с входами i-го цифроаналогового преобразователя, выходы первого— и-ro цифроаналоговых преобразователей подключены соответственно к первому — n-му информационным входам ключевого коммутатора, первый — n-й выходы которого являются одноименными выходами устройства.

2. Устройство по п,1, о т л и ч а ю щ е ес я тем, что преобразователь единичного кода в двоичный содержит первый — четвертый логические блоки, каждый из которых включает в себя первый и второй элементы

НЕ. первый — третий элементы И и элемент

ИЛИ, первые входы первого и второго элементов И первого логического блока объединены и являются первым входом преобразователя, выходы элементов ИЛИ в первом и втором логических блоках подключены к первым входам первого и второго элементов И соответственно во втором и третьем логических блоках, вход первого элемента НЕ и второй вход второго элемента И в каждом из первого-третьего логических блоков объединены и являются соответствующими входами преобразователя, первый вход третьего элемента И в каждом из первого-третьего логических блоков являются соответствующими входами преобразователя, выход второго элемента

И первого логического блока соединен с первыми входами первого и второго элементов И четвертого логического блока, выход второго элемента И второго логического блока подключен к входу первого элемента

НЕ и второму входу второго элемента И четвертого логического блока, выход второго элемента И третьего логического блока подключен к первому входу третьего элемента

И четвертого логического блока, выходы первого и второго элементов НЕ в каждом логическом блоке соединены с вторыми входами соответственно первого и третьего элементов И того же логического блока, выход первого элемента И в каждом логическом блоке соединен с первым входом элемента ИЛИ и входом второго элемента

НЕ того же логического блока, выход третьего элемента И в каждом логическом блоке подключен к второму входу элемента ИЛИ того же логического блока, выход элемента

ИЛИ третьего логического блока и выходы элемента ИЛИ и второго элемента И четвертого логического блока являются соответствующими выходами преобразователя.

1781824

Таблица1

Таблица2

3. Устройство по п,1, о т л и ч а ю щ е ес я тем, что преобразователь двоичного кода в единичный содержит первый-третий элементы НЕ, первый-шестой элементы ИНЕ, первый-третий RS-триггеры и первыйседьмой элементы И, первые входы всех элементов И-НЕ объединены и являются тактовым входом преобразователя, вход jro элемента НЕ (j=1,2,3) объединен с вторым входом 2j-го элемента И-НЕ и является соответствующим входом преобразователя, выход i-го элемента НЕ соединен с вторым входом (2)-1)-го элемента И-НЕ, выходы (2j1)-ro и 2j-го элементов И-HE подключены

5 соответственно к R- u S-входам j-го RS-триггера, прямые и инверсные выходы всех RSтриггеров подключены к соответствующим входам первого-седьмого элементов И, выходы которых являются выходами преобра10 зователя.

1781824

ТаблицаЗ

Таблица4

1781824

1781824

1781824

1781824

1781824

Фиг. 7

1781824 режим 3 й. режим 2 режим б режим 5 режим 4.режим 9 режим 7

Составитель Г,Попович

Техред М.Моргентал Корректор M.Màêñèìèojèèåö

Редактор

Заказ 4282 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35; Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 1О1