Триггер
Изобретение относится к вычислительной технике, а именно к полупроводниковым цифровым интегральным схемам хранения информации на основе биполярных и полевых транзисторов. Цель изобретения - повышение быстродействия триггера. Поставленная цель достигается тем, что он содержит четыре элемента заряда с соответствующими связями. Элементы заряда обеспечивают ускоренный перезаряд нагрузочных емкостей триггера во время переходных процессов. В установившемся состоянии транзисторы элементов заряда заперты и не оказывают влияния на формирование логических уровней в триггере. 1 з.п. ф-лы, 3 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ .РЕСПУБЛИК
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ I К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4824950/24 (22) 28.03,90 (46) 23,12.92.. Бюл. N. 47 (71) Научно-производственное объединение "Интеграл" (72) А.В.Силин, Г,M.Ñòàäíèê и А,В.Мотарыкин (56) Применение интегральных микросхем в электронной вычислительной технике. Справочник под ред. Б.В.Тарабрина. — М: .Радио и связь, 1987, стр. 178, рис. 7,17, Титце У., Шенк К. Полупроводниковая Схемотехника. — M.; Мир, 1982, стр. 121, рис. 9.34 (прототип). (54) ТРИГГЕР Изобретение относится к вычислительной технике, а именно к полупроводниковым цифровым интегральным схемам хранения информации на основе биполярных и полевых транзисторов. Цель изобретения — повышение быстродействия триггера, Поставленная цель достигается тем, что триггер содержит четыре элемента заряда с соответствующими связями. На фиг. 1 представлена электрическая схема триггера; на фиг. 2, 3 — электрические схемы КМДП логических элементов 2И-НЕ и ЗИ-НЕ, входящих в состав триггера. Триггер содержит первый элемент И-НЕ 1, второй элемент И-НЕ 2. третий элемент И-HE 3, пятый элемент И-НЕ 4, шестой элемент И-НЕ 5, четвертый элемент И-НЕ 6, информационный вход 7, тактовый вход 8, прямой выход 9, инверсный выход 10, элементы заряда, выполненные на биполярных. Ж„„178357у Al (57) Изобретение относится к вычислительной технике, а именно к полупроводниковым цифровым интегральным схемам хранения информации на основе биполярных и полевых транзисторов, Цель изобретения — повышение быстродействия триггера. Поставленная цель достигается тем, что он содержит четыре элемента заряда с соответствующими связями. Элементы заряда обеспечивают ускоренный перезаряд нагрузочных емкостей триггера во время переходных процессов. В установившемся состоянии транзисторы элементов заряда заперты и не оказывают влияния на формирование логических уровней в триггере. 1 з,п. ф-лы. 3 ил, транзисторах 11-14, МДП-транзисторах 1525, транзисторах 26-29, шину 30 питания, шину 31 нулевого потенциала, элементы ИНЕ 1-5 выполнены на комплементарных МДП-транзисторах 32-35, а элемент И-НЕ 6 — на комплементарных МДП-транзисторах 36-41. Триггер на емкостную нагрузку, под-. ключенну о к выходу 9, функционирует следующим образом. Пусть сигнал на входе 8 равен логическому О, тогда на выходах элементов 2 и 6 всегда присутствует логическая "1". следовательно, выходная бистабильная ячейка на элементах 5 и 3 и триггер в целом работают в режиме хранения информации. Предположим, что на прямом выходе устройства 9 находится сигнал логи .еской 1, а на инверсном 10 — логического "0", т.е, емкость, нагружающая прямой выход устройства 9, заряжена до уровня напряжения логической "1". Пока сигнал на входе 8 равен 1783579 0 одна из двух вспомогательных бистабиль- поддерживаться уровень логической "1" за ных ячеек на элементах 1, 2 или 6, 4 всегда . счет сигнала логического "0" с выхода эленаходится в запрещенном состоянии (в за- . мента 4. Установившиеся уровни сигнала висимости от логического уровня,присутст- приведут к переключению элементов 3, 5 и вующего на информационном входе 7 5 к переходу уровня сигнала на выходе 9 в устройства), т.е. их выходы (выходы элемен- состояние высокого уровня. В триггере при тов 2 и 6) принимают единичное значение. подаче на вход 8 сигнала логической "1", Устанавливающиеся f1pM этом состояния когда на входе 7 находится сигнал высокого вспомогательных бистабильных ячеек апре- уровня, открываются МДП транзисторы 20, деляются уровнем сигнала на входе 7, Пред- 10 21, 22. биполярный транзистор 13 и по предположим, что тактовый сигнал принимает ложен ной связи между выходом 9 и эмиттеединичное значение, когда на информаци- ром транзистора 13 происходит заряд онном входе присутствует логический О, тог- емкости эмиттерным током транзистора 13, да на первом, второй и третьем входах ввразбольшим,чемуизвестногорешения, элемента 6 устанавливается уровень логиче- 15 где  — коэффициент усиления транзистора ской "1", а на его выходе устанавливается 13. После установки сигнала высокого уровсигнал логического О. Выход логического ня на выходе 9 и подаче на вход 8 низкого элемента 2 при этом своего состояния (логи-: уровня сигнала МДП транзистор закрываетческая "1") не изменит, поскольку вспомога- ся, что приводит к запиранию транзистора тельная ячейка на элементах 1, 2 сохраняет 20 13, и элемент заряда на транзисторах 20, 21. свое состояние. Установившиеся уровни 22, 13"на уровень сигнала логической "1" не сигналов на выходах элементов 2, 6 приве-- " оказывает влияния. При этом элемент зарядут к переключению логических элементов "- да на транзисторах 23, 24, 25, 14 также не 3, 5 выходной ячейки и переходу уровня оказывает влияния на процесс формировасигнала на прямом выходе триггера в состо- 25 ния логической "1" на выходе 9, так как на- яние логического "0". Сигнал логической "1" ходится в выключенном состоянии из-за появитсяодновременносовхдда элементов присутствия логического "0" на затворе 2, 6 и на затворах МДП транзисторов 23,24,, транзистора 25. Формирование сигналов 25, которые откроются и приведут к отпира- логического "0" и "1" на выходе 10 происхонию биполярного транзистора 14 и установ- 30 дит аналогично выходу 9. лению уровня логического "0" на выходе 9, Таким образом, предложенноетехничепо дополнительно сформированной связи ское решение позволяет увеличить быстро между выходом 9 и коллектором транзисто- действие устройства хранения информации ра 14. При этом емкость нагрузки, подклю- I как при работе на большую емкость нагрузченная к выходу 9, будет разря>каться через 35, ки, так и при работе и на малую емкость открытый биполярный транзистор 14, а сиг- нагрузки. нал логического "0" будет удер>киваться на Ф о р мул а и зоб рете н ия выходе 9 за счет выходного напряжения от- . 1. Триггер, содержащий шесть элеменкрытого транзистора 14 до тех пор, пока на тов И-НЕ, выход первого элемента И-НЕ входе 8 будет находится сигнал логической 40 соединен с первым входом второго элемен:.."1" и пока не произоидет переключение вы- та И-НЕ, выход которого соединен с первым ходной бистабильной ячейки на элементах 3 входом третьего элемента И-НЕ, с первым и 5. После переключения выходной ячейки и . входом четвертого элемента И-НЕ, первым подачи на вход 8 сигнала логического "0" входомпервогоэлементаИ-НЕ,второй вход МДП транзистор 23 закрывается, закрыва- 45 которого соединен с вторым входом четверется соответственно биполярный транзи- того элемента И-НЕ и выходом пятого элестор 14, который после этого не оказывает мента И-НЕ, первый вход которого является никакого влияния на состояние выхода 9. информационным входом триггера, а втоЭлемент заряда на транзисторах 20, 21, 22, рой вход соединен с выходом четвертого 13 не оказывает никакого влияния на про- 50 элемента И-НЕ и первым входом шестого цесс формирования уровня логического "0" элемента И-НЕ, второй вход которого являна выходе 9 из-за присутствия логического ется прямым выходом триггера и соединен "0" на затворе транзистора 22, переводяще- с выходом третьего элемента И-НЕ, второй. го элемент заряда в выключенное состоя- вход которого соединен с выходом шестого ние, При подаче на вход 8 сигнала 55 элемента И-НЕиявляетсяинверснымвыхологической "1". когда на входе 7 находится дом триггера, тактовым входом которого явсигнал вь сокого уровня,на первом и втором ляется второй вход второго элемента И-НЕ, входах элемента 2 установятся уровни логи- который соединен с третьим входом четверческой 1", а на его выходе — уровень логи- того элемента И-НЕ, о т л и ч э ю шийся ческого "0". На выходе элемента 6 будет тем, что, с целью повышения быстродейст1783579 вия триггера, он содержит четыре элемента заряда, первый выход первого элемента заряда подключен к шине питания и соединен с первым выходом второго элемента заряда, второй выход которого соединен с выходом третьего элемента И-НЕ и первым выходом третьего элемента заряда, второй выход которого подключен к шине нулевого потенциала и соединен с. вторым выходом четвертого элемента заряда, первый выход которого соединен с выходом шестого элемента И-НЕ и вторым выходом первого элемента заряда;. первый информационный вход которого соединен с выходом второго элемента И-НЕ и третьим информационным входом третьего элемента заряда, первый информационный вход которого соединен с выходом пятого элемента И-НЕ, а второй информационный вход соединен с вторым входом второго элемента И-НЕ, вторым информационным входом второго элемента заряда, первым информационным входом четвертого элемента заряда, вторым информационным входом первого элемента заряда, третий информационный вход которого соединен с первым входом пятого элемента И-НЕ, первым информационным входом второго элемента заряда, третий информационный вход которого соединен с выхо5 дом четвертого элемента И-НЕ, второй информационный вход четвертого элемента заряда соединен с выходом первого элемента И-НЕ. 10 2.Триггерпоп.1, отличающийся тем, что каждый элемент заряда содержит биполярный транзистор, МДП-транзисторы, резистор, первый вывод которого подключен к шине нулевого потенциала 15 триггера, а второй -вывод соединен с базой биполярного транзистора и истоком первого МДП-транзистора, истоки МДП-транзисторов, кроме первого, соединены со стоками йредыдущих МДП-транзисторов, 20 сток последнего МДП-транзистора является первым выходом элемента" заряда и соединен с коллектором биполярного транзистора, эмиттер которого является вторым выходом элемента заряда, затворы МДП25 транзисторов являются соответствующими информационными входами элемента заряда. 1783579 Составитель С.Королев Техред М,Моргентал Корректор И,Шмакова Редактор Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 4519 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35. Раушская наб.. 4/5
