Устройство для записи-считывания звуковых сигналов

 

Изобретение относится к накоплению информации, а именно к устройствам для цифровой заНиси-воспроизведения речевой информации. Цель изобретения - сокращение времени доступа к информации. Устрой-^\iroIsOо4:^

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s G 11 С 11/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ («Ъ ((Ю

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4774496/ (0 (22) 27.12,89 (46) 1.5.02,92. Бюл, М 6 (71) Московский институт связи (72) М.В.Гитлиц, В,Г,Орлов, А.А,Федоров и В,В.Добровольский (53) 681.84.001.2 (088.8) (56) Патент Великобритании № 2033955, кл. Н 3 Т, 1980.

Авторское свидетельство СССР

¹ 1339637, кл. G 11 В 5/027, 1986. (54) УСТРОЙСТВО ДЛЯ ЗАПИСИ-СЧИТЫВАНИЯ ЗВУКОВ6(Х СИГНАЛОВ (57) Изобретение относится к накоплению информации, а именно к устройствам для цифровой записи-воспроизведения речевой информации. 4ель изобретения — сокращение временидоступа к информации, Устрой„„5LI 1712964 А1 ство содержит блок 1 оперативной динамической памяти 1, мул ьтиплексор 2, формирователь 3 управляющих импульсов, коммутатор 4, первый 5, второй 8, третий 9 и четвертый 27 счетчики, кодер 6 и декодер

7, задающий генератор 10, блок 11 выбора режимов, элемент И 12, входную шину 13 звуковых сигналов, первую 14 и вторую 15 входные шины управления, выходную шину

16 звуковых сигналов, первый 17, второй 19, третий 21, четвертый 24 и пятый 25 элементы ИЛИ, дополнительный формирователь18 управляющих импульсов, входную шину 20 установки режимов, дешифратор 22, элемент суммирования-вычитания 23, элемент сравнения 26, генератор 28 плавного диапазона, дифференцирующий элемент 29, первый 30 и второй 31 регистры, интегратор 32 и детектор 33 када пауз. Блок 11 выбора

1712964 режимов позволяетуменьшить время доступа к записанной информации путем включения различных режимов работы, ускоренного поиска вперед и назад, панорамы (ускоренного "просмотра" записанной информации), электронного отката, ускореИзобретение относится к накоплению информации, а именно к устройствам для цифровой записи-,воспроизведения речевой информации, Известно устройство для цифровой записи-воспроизведения речевых сигналов, содержащее последовательно соединенные кодер, подключенный к шине входного сигнала, блок оперативной динамической памяти и декодер, подключенный выходом к шине выходного сигнала, M-разрядный счетчик строк, выходом старшего разряда соединенный с счетным входом первого счетчика столбцов, и группой из M выходов, подключенный к первой группе входов адресного мультиплексора, подсоединенного второй группой входов к К выходам первого и (N-К) выходам второго счетчиков столбцов, а группой выходов — к адресным входам блока оперативной динамической памяти, подключенного группой входов адреса столбца к группе выходов дешифратора адреса, группой входов подсоединенного к группе входов регистра адреса и к первой группе входов схемы сравнения, подключенной второй группой входов к группе выходов регистра адреса, подсоединенного группой входов к группе выходов счетчика элементов памяти, подключенного счетным входом к выходу. старшего разряда второго счетчика столбцов, задающий генератор и формирователь управляющих импульсов, подключечньй первым выходом к объединенным.тактовым входам кодера и декодера, вторым выходом — к управляющему входу адресного мультиплексора, третьим выходом к входу выбора адреса строки блока оперативной динамической памяти, четвертым выходдм к счетному входу счетчика строк и пятым выходом к входу стробирования дешифратора адреса, Известно также устройство для записисчитывания звуковых сигналов, содержащее блок оперативной динамической памяти, соединенный адресными входами с выходами мультиплексора и подсоединенный входом выбора адреса строки к первому выходу формирователя управляющих импульсов, соединенного входом с выходом ния и замедления темпа воспроизводимой информации с сохранением ее тембральной окраски. Нужные эффекты достигаются специальными алгоритмами управления коэффициентами счета второго 8, третьего 9 и четвертого 27 счетчиков. 1 ил. коммутатора, первый счетчик, подключенный выходами к первой группе информационных входов мультиплексора, подсоединенного управляющим входом к

5 второму выходу формирователя управляющих импульсов, кодер, декодер, второй и третий счетчики, задающий генератор, блок выбора режимов, элемент И, входную шину звуковых сигналов, первую и вторую вход10 ные шины управления и выходную шину звуковую сигналов, Недостаток известных устройств состоит в невозможности сокращения времени доступа к записанной информации. Это объ15 ясняется тем, что период обращения к каждому из элементов памяти определяется неизменным алгоритмом функционирования адресного счетчика, обеспечивающего последовательное обращение к элементам

20 памяти и к каждой ячейке внутри элемента памяти.

Цель изобретения — ускорение процесса записи воспроизведения, Поставленная цель достигается тем, что

25 в устройство для записи-считывания звуковых сигналов, содержащее блок оперативной динамической памяти, соединенный адресными входами с выходами мультиплексора и подсоединенный входом выбора

80 адреса строки к первому выходу формирователя управляющих импульсов, соединенного входом с выходом коммутатора, первый счетчик, подключенный выходами к первой группе информационных входов

35 мультиплексора, подсоединенного управляющим входом к второму выходу формирователя управляющих импульсов, кодер, декодер, второй и третий счетчики, задающий генератор, блок выбора режимов, эле40 мент И, входную шину звуковых сигналов, первую и вторую входные шины управления и выходную шину звуковых сигналов, введены первый элемент ИЛИ, подсоединенный первым и вторым входами к перво45 му и второму выходам блока выбора режимов и соединенный выходом с управляющим входом коммутатора, подсоединенного информационными входами к выходам задающего генератора, дополни1712964

35

55 тельный формирователь управляющих импульсов, соединенный первым и вторым входами с третьим и четвертым выходами блока выбора режимов, подключенный выходом к счетному вхЬду второго счетчика, подсоединенный третьим входом к первой входной шине-управления и соединенный четвертым и пятым входами с двумя из выходов третьего счетчика, подключенного к второй группе информационных входов мул ьтиплексора, второй элемент ИЛ И, подсоединенный первым и вторым входами к пятому и шестому выходам блока выбора режимов, снабженного соединенной с его управляющим входом входной шиной установки режимов, третий элемент ИЛИ, подсоединенный первым входом к седьмому выходу блока выбора режимов, дешифратор, соединенный управляющим входом с восьмым выходом блока выбора режимов, подключенный выходами к входам выбора адреса столбца и подсоединенный входом стробирования к третьему выходу формирователя управляющих импульсов, подключенного четвертым выходом к счетному входу первого счетчика и соединенного пятым выходом с тактовым входом кодера и с тактовым входом декодера, который подключен выходом к выходной шине звуковых сигналов и подсоединен информационным входом к выходу блока оперативной дина мической памяти, соединенного информационным входом с выходом кодера, информационный вход которого подсоединен к входной шине звуковых сигналов, элемент суммирования-вычитания, соединенный первым входом установки режима к девятому выходу блока выбора режимов, четвертый и пятый элементы ИЛИ, подсоединенные пеэвыми входами к десятому выходу блоха выбора режима, соединенного одиннадцатым выходом с первым входом элемента, элемент сравнения, подключенный выходом к первому входу сброса блока выб ра режимов, четвертый счетчик, подключенный выходом переноса к второму входу сброса блока выбора режимов и соединенный счетным входом с одним из выходов второго счетчика, подключенных к третьей группе информационных входов, мультиплексора, генератор плавного диапазона, соединенный выходом с вторым входом элемента И, дифференцирующий элемент подключенный выходом к счетным входам первого, второго и третьего счетчиков, первый регистр, подсоединенный информационными входами к второй входной шине управления, второй регистр, интегратор и детектор кода пауз, причем детектор кода пауз подсоединен информационным входом и счетным входом соответственно к выходу кодера и к четвертому выходу формирователя управляющих импульсов, подключен выходом к второму входу третьего элемента ИЛИ и соединен управляющим входом с пятым выходом блока выбора режимов, подключенным к входу разрешения записи блока оперативной динамической памяти, к входу записи второго регистра и к управляющему входу элемента сравнения, подсоединенного первой группой информационных входов к выходам второго регистра, информационные входы которого соединены с информационными выходами четвертого счетчика, подключенными к второй группе информационных входов элемента сравнения, к информационным входам дешифратора и к первой группе информационных входов элемента суммирования-вычитания, который соединен второй группой информационных входов с выходами первого регистра, и подсоединен выходами к информационным входам четвертого счетчика, а вторым входом установки режима к одиннадцатому выходу блока выбора режимов, соединенному с вторым входом четвертого элемента ИЛИ, подключенного выходом к входу записи первого регистра, пятый элемент ИЛИ подсоединен вторым входом к выходу элемента И и соединен выходом через интегратор с входом ,параллельной записи четвертого счетчика, подсоединенного входом сброса к выходу дифференцирующего элемента и соединенного входом реверсирования направления счета с вторым выходом блока выбора режимов, подключенным к входам реверсирования направления счета первого и второго счетчиков и к входу реверсироаания направления счета третьего счетчика, соединенного счетным входом с одним из выходов первого счетчика и подключенного входом запрещения счета к выходу третьего элемента ИЛИ, выход второго элемента

ИЛИ, подключен к входу дифференцирующего элемента, подсоединенного выходом к шестому входу дополнительного формирователя управляющих импульсов.

На чертеже приведена функциональ-. ная схема устройства для записи-считывания звуковых сигналов, Устройство содержит блок 1 оперативной динамической памяти, соединенный адресными входами с выходами мультиплексора 2 и подсоединенный входом выбора адреса строки к первому выходу формирователя 3 управляющих импульсов, соединенного входом с выходом коммутатора 4, первый счетчик 5, подключенный выходами к первой группе информационных

1712964 входов мультиплексора 2, подсоединенного управляющим входом к второму выходу формирователя 3 управляющих импульсов, кодер 6, декодер 7, второй 8 и третий 9 счетчики, задающий генератор 10, блок 11 выбора режимов, элемент И 12, входную шину 13 звуковых сигналов, первую 14 и вторую 15 входные шины управления и выходную шину 16 звуковых сигналов.

Устройство содержит также первый элемент ИЛИ 17, подсоединенный первым и вторым входами к первому и второму выходам блока 11 выбора режимов и соединенный выходом с управляющим входом коммутатора 4, подсоединенного информационными входами к выходам задающего генератора 10, дополнительный формирователь 18 управляющих импульсов, соединенный первым и вторым входами с третьим и четвертым выходами блока 11 выбора режимов, подключенный выходом к счетному входу второго счетчика 8, подсоединенный третьим входом к первой входной шине 14 управления и соединенный четвертым и пятым входами с двумя из выходов третьего счетчика 9, подключенного к второй группе информационных входов мультиплексора 2.

Второй элемент ИЛИ 19, подсоединен первым и вторым входами к пятому и шестому выходам блока 11 выбора режимов, снабженного соединенной с его управляющим входом входной шиной 20 установки режимов. Третий элемент ИЛИ 21, подсоединен первым входом к седьмому выходу блока 11 выбора режимов, дешифратор 22, соединенный управляющим входом с восьмым выходом блока 11 выбора режимов, подключенный выходами к входам выбора адреса столбца и подсоединенный входом стробирования к третьему выходу формирователя 3 управляющих импульсов. Формирователь 3 управляющих импульсов подключен четвертым выходом к счетному входу первого счетчика 5 и соединен пятым выходом с тактовым входом кодера 6 и с тактовым входом декодера 7, который подключен выходом к выходной шине 16 звуковых сигналов и подсоединен информационным входом к выходу блока 1 оперативной динамической памяти, соединенного информационным входом с выходом кодера

6, информационный вход которого подсоединен к входной шине 13 звуковых сигналов.

Кроме того, устройство содержит элемент 23 суммирования-вычитания, соединенный первым входом установки режима с девятым выходом блока 11 выбора режимов, четвертый 24 и пятый элементы ИЛИ, подсоединенные первыми входами к десяЗО

40

45 информационных входов с выходами перво50

5

20 тому выходу блока 11 выбора режима, соединенного одиннадцатым выходом с первым входом элемента И 12, элемент 26 сравнения, подключенный выходом к первому входу сброса блока 11 выбора режимов, четвертый счетчик 27 подключенный выходом переноса к второму входу сброса блока 11 выбора режимов и соединенный счетным входом с одним из выходов второго счетчика 8, подключенных к третьей группе информационных входов мультиплексора 2, генератор 28 плавного диапазона, соединенный выходом с вторым входом элемента

И 12, дифференцирующий элемент 29 подключенный выходом к счетным входам первого 5, второго 8 и третьего 9 счетчиков, первый регистр ЗО, подсоединенный информационными входами к второй входной шине 15 управления, второй регистр 31, интегратор 32 и детектор 33 кода пауз.

В предлагаемом устройстве детектор 33 кода пауз подсоединен информационным входом и счетным входом соответственно к выходу кодера 6 и к четвертому выходу формирователя 3 управляющих импульсов, подключен выходом к второму входу третьего элемента ИЛИ 21 и соединен управляющим входом с пятым выходом блока 11 выбора режимов, подключенным к входу разрешения записи блока 1 оперативной динамической памяти, к входу записи второго регистра 31 и к управляющему входу элемента 26 сравнения, подсоединенного пятой группой информационных входов к выходам второго регистра 31, информационные входы которого соединены с информационными выходами четвертого счетчика 27, подключенными к второй группе информационных входов элемента

26 сравнения, к информационным входам дешифратора 22, и к первой группе информационных входов элемента 23 суммирования-вычитания, Последний соединен второй группой го регистра 30 и подсоединен выходами к информационным входам четвертого счетчика 27, а вторым входом установки режима одиннадцатому выходу блока 11 выбора режимов, соединенному с вторым входом четвертого элемента ИЛИ 24, подключенного выходом к входу записи первого регистра

30. Пятый элемент ИЛИ 25 подсоединен вторым входом к выходу элемента И 12 и соединен выходом через интегратор 32 с входом параллельной записи четвертого счетчика 27, подсоединенного входом.сброса к выходу дифференцирующего элемента

29 и соединенного входом реверсирования направления счета с вторым выходом блока

1712964

10

15 танавливается уровень логического нуля и выход старшего разряда первого счетчика 5 35

11 выбора режимов, подключенным к входам реверсирования направления счета первого 5 и второго 8 счетчиков к входу реверсирования направления счета третьего счетчика 9,. соединенного счетным входом с одним из выходов первого счетчика 5 и подключенного входом запрещения счета к выходу третьего элемента ИЛИ 21, Выход второго элемента ИЛИ 19 подключен к входу дифференцирующего элемента 29, подсоединенного выходом к шестому входу дополнительного формирователя 18 управляющих импульсов.

Устройство работает следующим образом.

В режим "Запись - с входной шины 20 установки режимов на одноименный вход блока 11 режимов кратковременно подается высокий логический уровень. При этом сигнал логического нуля с пятого выхода блока 11 переводит блок 1 оперативной динамической памяти в режим записи и разрешает работу детектора 33 кода пауз.

Одновременно на входы сброса дополнительного формирователя управляющих импульсов 18 первого 5, второго 8, третьего 9 и четвертого 27 счетчиков поступает короткий положительный импульс с шестого выхода блока выбора режимов 11, пройдя через второй элемент ИЛИ 22 и дифференцирующий элемент 29, При этом на третьем и четвертом входах дополнительного фор- . мирователя управляющих импульсов 18 уссоединяется со счетным. входом второго счетчика 8 через коммутатор дополнительного формирователя управляющих импуль,сов 18.

На выходе кодера 6 формируется цифровой код речевого сигнала, который последовательно заполняет блок 1 оперативной динамической памяти, Последовательное обращение к ячейкам памяти и к каждому элементу памяти обеспечивается формированием адресных и управляющих сигналов.

Адресные сигналы поступают через мультиплексор 2 с первого 5, второго 8 и третьего

9 счетчиков. Сигналы управления снимаются с формирователя 3 управляющих импульсов, причем сигналом стробируется дешифратор 22, дешифрирующий адрес текущего элемента памяти, поступающий с четвертого счетчика 27.

При появлении в входном речевом сигнале паузы определенной длительности (например, 200 мс и более) на выходе детектора 33 кода пауз формируется уровень логической единицы, который, воздействуя на вход запрещения счета первого, 20

55 счетчика 5, приостанавливает обращение к блоку оперативной динамической памяти 1.

Тем самым- исключаются неинформативные участки речевого сигнала и обеспечивается более экономное расходование объема памяти при записи, Перевод устройства в режим "Воспроизведение" возможно осуществлять двумя способами, При полном заполнении блока 1 оперативной динамической памяти на выходе переноса четвертого счетчика 27 появляется положительный перепад логических уровней; переводящий соответствующий триггер блока 11 выбора режимов в нулевое состояние и воздействующий на входы сброса дополнительного формирователя 18 управляющих импульсов и первого 5, второго 8, третьего 9 и четвертого 27 счетчиков через второй элемент ИЛИ 19 и дифференцирующий элемент 29. При этом на входе разрешения записи блока 1 оперативной динамической памяти устанавливается высокий логический уровень, одновременно запрещающий функционирование детектора кода пауз 33, При кратковременной подаче на соответствующий вход блока 11 установки режимов высокого логического уровня осуществляется принудительный (до окончания полного цикла записи) перевод устройства в режим воспроизведения, При этом осуществляется фиксация текущего адреса элемента памяти в втором регистре 31.

В цикле воспроизведения при совпадении текущего адреса с адресом, хранящимся в втором регистре 31 срабатывает элемент 26 сравнения и цикл повторяется.

В режиме воспроизведения цифровой код последовательно считывается из блока

1 оперативной динамической памяти и преобразуется в декодере 7 в аналоговый сигнал, поступающий на выходную шину звуковых сигналов 16.

Перевод диктофона при воспроизведении в один из режимов осуществляется кратковременной подачей высокого логического уровня на соответствующий вход блока 11 выбора режимов.

Режим ускоренного поиска вперед заключается в следующем, На первом выходе блока 11 выбора режимов появляется высокий логический уровень, переключающий через первый элемент ИЛИ 17 коммутатора 4 так, что на формирователь 3 управляющих импульсов с задающего генератора 10 поступают импульсы с повышенной частотой. При этом увеличивается скорость обращения к блоку

1712964

1 оперативной динамической памяти 1 и, следовательно, скорость воспроизведения.

В режиме ускоренного поиска назад высокий логический уровень устанавливается на втором выходе блока 11 выбора режимов и, следовательно, на входах реверсирования первого 5, второго 8, третьего 9 и четвертого 27 счетчиков, что приводит к изменению направления счета, Ускоренный поиск осуществляется в обратном направлении.

Режим замедления темпа воспроизводимой информации заключается в повторении отдельных фрагментов цифрового кода при считывании его из блока 1 оперативной динамической памяти, Длительность этих фрагментов составляет 20-40 мс, а частота их повторения определяется необходимой

„степенью уменьшения темпа.

При включении режима на третьем выходе блока 11 установки режимов устанавливается уровень логической единицы, включающий дополнительный формирователь управляющих импульсов 18, который управляет коэффициентом счета второго счетчика 8 таким образом, что происходит повторное обращение к определенным ячейкам памяти элементов памяти блока 1, Изменяя по первой шине 14 управления коэффициент деления дополнительного формирователя управляющих импульсов 18, можно регулировать степень замедления темпа воспроизводимой информации.

Для воспроизведения информации в режиме ускорения темпа воспроизводимой информации из цифрового кода исключают фрагменты длительностью 20-40 мс, обращаясь при считывании не к всем ячейкам накопительной матрицы блока 1 оперативной динамической памяти.

При включении режима на четвертом выходе блока 11 выбора режимов устанавливается высокий логический уровень. При этом дополнительный формирователь 18 управляющих импульсов обеспечивает такой коэффициент счета второго счетчика 9, что происходит обращение не к всем ячейкам памяти блока 1 памяти. Изменение степени ускорения темпа осуществляется по второй исходной шине 15 управления.

В режиме "Останов" сигнал логической единицы с седьмого выхода блока выбора режимов 11 поступает через третий элемент

ИЛИ 21 на входы запрещения счета третье го счетчика 9. При этом приостанавливается считывание цифрового кода из блока 1 памяти, а регенерация информации в его ячейках памяти обеспечивается функционированием первого счетчика 5. Считывание информации возобновится после снятия вы5

55 сокого логического уровня с седьмого выхода блока 11 выбора режимов.

В режиме хранения информации блок 1 оперативной динамической памяти, используемый в диктофоне, является энергозависимым, при снятии питания теряется информация, хранящаяся в ОЗУ, Долговременное хранение информации в блоке памяти ограничено, что связано со значительным потреблением тока, снизить которое можно, переводя ИС динамических ОЗУ в режим

"Невыбора" или хранения информации.

При установке режима высокий логический уровень с восьмого выхода блока 11 выбора режимов поступает на управляющий вход дешифратора 22 и переводит все его выходы в неактивное состояние, обращение к ячейкам памяти блока памяти прекращается, В режиме отката по второй шине 15 управления производится установка времени отката в виде значения приращения адреса четвертого счетчика 27, котороезапоминается в первом регистре 30 при появлении на его входе записи положительного перепада логических уровней, возникающего на десятом выходе блока 11 выбора режимов. Одновременно на первом входе установки режима элемента 23 суммирования-вычитания устанавливается высокий логический уровень, задающий режим вычитания, При этом на входе параллельной записи четвертого счетчика 27 с некоторой задержкой, задаваемой интегратором 32, появляется положительный перепад логических уровней, Состояние четвертого счетчика 27 изменяется на величину приращения текущего адреса элемента памяти, т,е. в элементе 23 суммирования-вычитания осуществляется вычитание из текущего адреса значения его приращения, хранящегося в первом регистре 30, Результат вычитания записывается в четвертый счетчик 27, который обеспечивает повторное обращение к нескольким последним элементам памяти блока 1 оперативной динамической памяти, после чего продолжает функционирование с нормальным коэффициентом счета, При каж-, дом включении режима "Откат" устройство повторяет последний информационный фрагмент любой заданной длительности.

В режиме "Панорама" на одиннадцатом выходе блока 11 выбора режимов устанавливается высокий логический уровень, разрешающий работу элемента И 12, на другой вход которого поступают короткие импульсы с генератора плавного диапазона 28, Период повторения этих импульсов определяет длительность воспроизводимых

1712964

30 первую и вторую входные шины управления и выходную шину звуковых сигналов, о т -л и ч а ю щ е е с я тем, что, с целью ускорения 35

50 фрагментов, а шаг просмотра устанавливается на первой входной шине 14 управления, Импульсы с генератора плавного диапазона 28 через элемент И 12,пятый элемент ИЛИ 25 и интегратор 32 поступают на вход параллельной записи четвертого счетчика 27, "периодически" обеспечивая скачкообразное приращение текущего значения адреса элемента памяти блока 1 оперативной динамической памяти.

Воспроизведение информации осуществляется фрагментами, обеспечивая "просмотр" информации в блоке 1 оперативной динамической памяти, Формула изобретения

Устройство для записи-считывания звуковых сигналов, содержащее блок оперативной динамической памяти, соединенный адресными входами с выходами мультиплексора и подсоединенный входом выбора адреса строки к первому выходу формирователя управляющих импульсов, соединенного входом с выходом коммутатора, первый счетчик, подключенный выходами к первой группе информационных входов мультиплексора, подсоединенного управляющим входом к второму выходу формирователя управляющих импульсов, кодер, декодер„ второй и третий счетчики, задающий генератор, блок выбора режимов, элемент И, входную шину звуковых сигналов, процесса записи-воспроизведения, в него введены первый элемент ИЛИ, подсоединенный первым и вторым входами к первому и второму выходам блока выбора режимов и соединенный выходом с управляющим входом коммутатора, подсоединенного информационными входами к выходам задающего генератора, дополнительный формирователь управляющих импульсов, соединенный первым и вторым входами с третьим и четвертым выходами блока выбора режимов, подключенный выходом к счетному входу второго счетчика, подсоединенный третьим входом к первой входной шине управления и соединенный четвертым и пятым входами с двумя из выходов третьего счетчика, подключенного к второй группе информационных входов мул ьти плексо ра, второй элемент ИЛ И, подсоединенный первым и вторым входами к пятому и шестому выходам блока выбора режимов, снабженного соединенной с его управляющим входом входной, шиной установки режимов, третий элемент ИЛИ, подсоединенный первым входом к седьмо5

15 му выходу блока выбора режимов, дешифратор, соединенный управляющим входом с восьмым выходом блока выбора режимов, подключенный выходами к входам выбора адреса столбца и подсоединенный входом стробирования к третьему выходу формирователя управляющих импульсов, подключенного четвертым выходом к счетному входу первого счетчика и соединенного пятым выходом с тактовым входом кодера и с тактовым входом декодера, который подключен выходом к выходной шине звуковых сигналов и подсоединен информационным входом к выходу блока оперативной динамической памяти, соединенного информационным входом с выходом кодера, информационный вход которого подсоединен к входной шине звуковых сигналов, элемент суммирования-вычитания, соединенный первым входом установки режима кдевятому выходу блока выбора режимов, четвертый и пятый элементы ИЛИ, подсоединенные первыми входами к десятому выходу блока выбора режимов, соединенного одиннадцатым выходом с первым входом элемента И, элемент сравнения, подключенный выходом к первому входу сброса блока выбора режимов, четвертый счетчик, подключенный выходом переноса к второму входу сброса блока выбора режимов и соединенный счетным входом с одни - из выходов второго счетчика, подключенн ь: v к третьей группе информационных входов мультиплексора, генератор плавного диапазона, соединенный выходом с вторым входом элемента И, дифференцирующий элемент, подключенный выходом к счетным входам первого, второго и третьего счетчиков, первый регистр, подсоединенный информационными входами к второй входной шине управления, второй регистр, интегратор и детектор кода пауз, причем детектор кода пауз подсоединен информационным входом и счетным входом соответСтвенно к выходу кодера и к четвертому выходу формирователя управляющих импульсов, подключен выходом к второму входу третьего элемента ИЛИ и соединен управляющим входом с пятым выходом блока выбора режимов, подключенным к входу разрешения записи блока оперативной динамической памяти, к входу записи второго регистра и к управляющему входу элемента сравнения, подсоединенного первой группой информационных входов к выходам второго регистра, информационные входы которого соединены с информационными выходами четвертого счетчика, подключенными к второй группе информационных входов элемента сравнения, к

1712964

30

50

Составитель B.Äoápoàoëücêèé

Редактор М,Недолуженко Техред М.Моргентал Корректор Т.Малец

Заказ 537 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 информационным входам дешифратора и к первой группе информационных входов элемента суммирования-вычитания, который соединен второй группой информационных входов с выходами первого регистра, подключен выходами к информационным входам четвертого счетчика и подсоединен входом установки режима к одиннадцатому выходу блока выбора режимов, соединенному с вторым входом четвертого элемента

ИЛИ, подключенного выходом к входу записи первого регистра, пятый элемент ИЛИ подсоединен вторым входом к выходу элемента И и соединен выходом через интегратор с входом параллельной записи четвертого счетчика, подСоединенного входом сброса к выходу дифференцирующего элемента и соединенного входом реверсирования направления счета с вторым выходом блока выбора режимов, подключенным

5 к входам реверсирования направления счета первого и второго счетчиков и к входу реверсирования направления счета третьего счетчика, соединенного счетным входом с одним из выходов nepsoro счетчика и под10 ключенного входом запрещения счета к выходу третьего элемента ИЛИ, а выход второго элемента ИЛИ подключен к входу дифференцирующего элемента, подсоединенного выходом к шестому входу дополни15 тельного формирователя управляющих импульсов.

Устройство для записи-считывания звуковых сигналов Устройство для записи-считывания звуковых сигналов Устройство для записи-считывания звуковых сигналов Устройство для записи-считывания звуковых сигналов Устройство для записи-считывания звуковых сигналов Устройство для записи-считывания звуковых сигналов Устройство для записи-считывания звуковых сигналов Устройство для записи-считывания звуковых сигналов 

 

Похожие патенты:

Изобретение относится к вычислительной технике, к запоминающим устройствам и может быть использовано в микропроцессорной технике Цель изобретения - повышение быстродействия устройства

Изобретение относится к вычислительной технике, в частности к схемам оперативней и сверхоперативной биполярной памяти в интегральном исполнении

Изобретение относится к электронной и вычислительной технике и может быть использовано При создании оперативной памяти искусственного интеллекта

Триггер // 1674262
Изобретение относится к вычислительной технике и может быть использовано при создании цифровых интегральных схем на КМДП-транзисторах

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств с произвольной выборкой на МДП-транзисторах

Изобретение относится к вычислительной технике и может быть использовано при разработке надежных запоминающих устройств

Изобретение относится к вычислительной технике, а точнее к устройствам памяти, и может быть применено в устройствах автоматики и связи

Изобретение относится к вычислительной технике, в частности к схемам оперативной и сверхоперативной биполярной памяти в интегральном исполнении

Изобретение относится к микроэлектронике, а именно к постоянным запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано для построения оперативных запоминающих устройств

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх