Преобразователь двоично-к-ичного кода в двоичный код

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - повышение быстродействия преобразователя . Для этого в преобразователь, содержащий группу из n-разрядных счетчиков, где п - разрядность входного кода, генератор импульсов, группу из п-1 шифраторов кода, группу из п-1 дешифраторов нуля, первую группу из п-1 дешифраторов превышения , первую и вторую группы из п-1 триггеров состояния, первую группу из п-1 элементов И, первую группу из п-1 элементов И-НЕ, первый элемент ИЛИ-НЕ, п-1 групп элементов ИЛИ, накапливающий сумматор, состоящий из комбинационного сумматора и регистра результата, формирователь эквивалентов , состоящий из первой и второй групп элементов И, первого и второго дешифраторов и шифратора, введены вторая группа из п-1. дешифраторов превышения, вторая группа из п-1 элементов И, вторая, группа из п-1 элементов И-НЕ, второй элемент ИЛИ-НЕ, третья группа из п-1 триггеров состояния, а в формирователь экЁивалентов введена третья группа элементов И и третий дешифратор. Введение указанных элементов с соответствующими связями позволяет увеличить быстродействие преобразователя двоично-К-ичного кода в двоичный код для К 10-60 в 1,4-1,8 раз. 2 ил. С

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з Н 03 M 7/12

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4884487/24

Ъ (22) 20.11.90 (46) 23.12.92. Бюл. N 47 (71) XBpbKGBGKlhA MHGTM радиоэлектроники им. акад. М.К.Янгеля (72) Н.Я.Какурин, А.Н.Макаренко, Д,Ю.Исхаков и В.А;Толмацкий (55) Авторское свидетельство СССР

М 1126946, кл. Н 03 М 7/12, 1983.

Авторское свидетельство СССР

hb 1647908, кл. Н 03 M 7/12, 1989, (54) Г1РЕОБРАЗОВАТЕЛЬ ДВОИЧНО-К-ИЧНОГО КОДА В ДВОИЧНЫЙ КОД (57) Изобретение относится к автоматике и вычислительной технике, Цель изобретения — повышение быстродействия преобразователя. Для этого в преобразователь, содержащий группу из п-разрядных счетчиков, где n — разрядность входного кода, генератор импульсов, rpynny из и-1 шифраторов кода, группу из n — 1 дешифраторов нуля, перву1о группу из n — 1 дешифраторов превы„„ЫЛ„„1783618 Al шения, первую и вторую группы из n — 1 триггеров состояния, nepsye группу из и — 1 элементов И, первую группу из и — 1 элементов

И-НЕ, первый элемент ИЛИ вЂ” НЕ, n — 1 групп элементов ИЛИ, накапливающий сумматор, состоящий из комбинационного сумматора и регистра результата, формирователь эквивалентов, состоящий из первой и второй групп элементов И, первого и второго дешифраторов и шифратора, введены вторая группа из п-1. дешифраторов превышения, вторая группа из и-1 элементов И, вторая, группа из л-I элементов И-НЕ, второй элемент ИЛИ вЂ” НЕ, третья группа из и-1 триггеров состояния, а в формирователь эквивалентов введена третья группа элементов И и третий дешифратор. Введение указанных элементов с соответствующими связями позволяет увеличить быстродействие преобразователя двоично-К-ичного кода в двоичный код для К = 10 — 60 в 1,4 — 1,8 раз. 2 ил.

1783618

Изобретение относится к автоматике и Так как в конкретном случае п = 3, К = вычислительной технике и может быть ис- 12, то диапазон изменения входного кода Qпользовано при построении устройств об- — (12 -1). работки и преобразования информации, Код состояния триггеров как первой

Целью изобретения является повыше- 5 группы 3, так и второй группы 4, а также ние быстродействия преобразователя дво- третьей группы 5 имеет 2 = 4 значения от ично-К-ичного кода в двоичный код. 00 до 11. В предлагаемом преобразователе

На фиг.1 приведена структурная схема двоично-К-ичного кода в двоичный код фо - . и одфор-. предлагаемого преобразователя при К = 12; мирователь эквивалента 20, выполненный в на фиг,2 — формирователь эквивалентов. 10 виде последовательного соединения первоПреобразователь двоично-К-ичного ко- ro 21, второго 22 и третьего 23 дешифратода в двоичный код содержит группу разряд- ров, реализует функцию ных счетчиков 1, генератор импульсов 2, содержащий прямой "П", прямой задержан- КС1+ К Сг при Е1= Е2 = D = ный "ПЗ" и инверсный "И" выходы, первую 15 группу триггеров 3 состояния, вторую группу триггеров 4 состояния, третью группу S = а триггеров 5 состояния, комбинационный 1 2 двоичный сумматор 6 и регистр 7 результата, образующих в совокупности накаплива- 20, ЬКЕ1+ ЬК Е при Е1Е2фО, ющий сумматор 8, первую группу элементов

И 9, первую группу элементов И вЂ” НЕ 10, где С1, C2 — значения разрядов двоичного вторую группу элементов И-НЕ 11, группу кода триггеров состояния первой группы 3; дешифраторов нуля 12, первую группу де- D1, Dz - значения разрядов двоичного кода шифраторов 13 превышения, вторую группу 25 триггеров состояния второй группы 4; Е, Eg дешифраторов 14 превышения, группу шиф- — значения разрядов двоичного кода триггераторов 15, вторую группу элементов И 16, ров состояния третьей группы 5, (и-1)-ую группу элементов ИЛИ 17, первый Каждый из (,® (n = 1, 2) разрядов кода

НЕ 1 элемент ИЛИ-HE 18, второй элемент ИЛИ- триггеров 3 первой группы состояний р

9, формирователь эквивалентов 20, со- 30 рядных счетчиков соответствует наличию (1) держащий первый 21, второй 22 и третий 23 или отсутствию (О) информации в соответстдешифраторы и шифратор 24. вующем старшем разряде преобразуемого

В состав формирователя эквивалентов кода, а разряд 0 (m - 1, 2) триггеров 4

27г также входят первая 25, вторая 26 и третья второй группы состояний разрядны с игруппы элементов И. Первая группа триг- 35 ков равен 1, если соответствующий разряд геров состояния 3 фиксирует ненулевое зна- преобразуемого кода имеет значение X а чение счетчиков соответствующих (2 <а < К-1), в противном случае D -О; разрядов. Вторая группа триггеров состоя- разряд Е {m - 1, 2) триггеров 5 третьей ния 4 фиксирует значение счетчиков соот- группы состояний разрядных счетчиков раветствующих разрядов, превышающее 40 вен 1, если соответствующий разряд преобзаданное число а, например 1. Третья груп- разуемого кода имеет значения Х > Ь (а < Ь< па триггеров состояния 5 фиксирует значе- < К-1), в противном случае Ещ = О. ние счетчиков соо ветствующих разрядов, Формирователь эквивалента 20 преобпревышающее заданное число b, например разует вначале двоичный код Е . Ez тригге45 ров состояния третьей группы, затем при Е1

Шифраторы 15 реализую следующую - Е = О преобразует двоичный код 0, О функцию: триггеров состояния второй группы, затем при D1- Dz = О преобразует двоичный код

С>, С триггеров состояния первой группы и при а Х < Ь, 50 при Е Е = 00, DiD2 = 00 и С1С = 00 выполпри Х < а, няет трансляцию (преобразование) двоично-К-ичного кода младшего разряда в где Х вЂ” входной код, а — параметр (второй двоичный код эквивалента на выходе, шаг преобразования), в частном, случае рав- Устройство работает следующим обраный двум; Ь вЂ” параметр (третий шаг преоб- 55 зом. разования), в частном случае равный Пусть требуется преобразовать входчетырем, ной 12-ричный код числа Ao = 1011 0110

Цепи инициирования и сброса начерте- 1001(2, 2) = В6912 - 11 ° 12 + 6 12 + 9 ° 12 же не приведены, =1665щ, Для определенности примем, чтодеKD1+ аК Dz при

Х вЂ” Ь

X — а

Y-1783618.6

А1 = 0111 0010 1001

A2 = 0011 00101001.

Аз = 0001 0000 1001. шифраторы 13 превышения настроены на определение значений разрядных цифр

Xi 2, а дешифраторы 14 превышения— на определение значений разрядных цифр

Xi 4; следовательно, в этом случае каждый разряд E> (m = 1, 2) триггеров 5 третьей 5 группы состояний разрядных счетчиков равен 1, если соответствующий разряд преобразуемого кода имеет значение Xi 4, в противном случае Em = 0, Шифраторы 15 формируют выходное 10 слово, меньшее на 4 единицы по отношению к входному слову при X 4, меньшее на 2 единицы по отношенйю к входному слову

2 Xi < 4 и равное входному слову при

Х < 2. 15

Формирователь эквивалента 20 в данном случае реализует функцию

12 C1+ 144 С2 при Е1=.Е2

=D>=Dz=0, 20

S = 24 01+288 02 при Е1= Е2=0 и

D1. 02 0, 8 E1+ 576 Е2 при Е1. Е2фО. 25

Преобразование двоичных кодов триггеров состояний первой 3, второй 4 и третьей групп соответствует таблице (а = 2, Ь = 4). 30

8 исходном состоянии регистр 6 результата обнулен, на прямом выходе генератора

2 — низкий уровень, на инверсном выходе генератора 3, на выходах элементов И-НЕ 35

10 и 11 — высокий уровень. Прибавление и вычитание единицы в разрядных счетчиках

1, сложение в сумматоре 6, а также запись информации в триггере состояний первой 3, второй 4 и третьей групп 5 производится 40 перепадом О 1. Запись выходного слова шифраторов 15 через элемент ИЛИ 17 в разрядные счетчики 1 всех разрядов, кроме группы младшего разряда, производится перепадом

1 О на управляющем входе V. Запись инфор- 45 мации в регистр результата 7 также производится перепадом 10, С приходом переднего фронта первого положительного импульса с г рямого выхода 50 генератора 2 коды состояний триггеров первой 3, второй 4 и третьей 5 групп изменится: на С2С1 = 11, DzD> = 11, Е2Е1-= 11, Коды триггеров состояний первой 3, 55 второй 4 и третьей 5 групп поступают на входы формирователя эквивалентов 20 и преобразуются в двоичный код числа 624.

Поступая с прямого задержанного выхода генератора 2, передний фронт первого положительного импульса разрешит сложение чисел О и 676, а задний фронт этого же импульса произведет перезапись информации с выходов сумматора 6 в регистр результата 7, установив на вторых суммирующих входах сумматора 6 двоичное значение числа 676, С приходом заднего фронта первого отрицательного импульса с инверсного выхода генератора 2 по отрйцательному перепаду 1 О на выходах элементов ИЛИ вЂ” НЕ 11, а, следовательно, и по отрицательному перепаду 1 — 0 на выходах элементов И 16, подаваемому на управляющие входы V, содержимое старших разрядов счетчиков 1 благодаря шифраторам 15 одновременно уменьшается на четыре, т.е. в счетчике 1 устанавливается число

С приходом второго импульса коды состояний триггеров первой 3, второй 4 и третьей 5 групп установятся соответственно

C2C1 = 11, D2D1 = 11, E2E1 = 10.

На выходах формирователя 20 появится двоичный код числа 576. Передний фронт задержанного положительного импульса разрешит сложение чисел 624 и 576, а задний фронт этого же импульса произведет перезапись результата суммирования в регистр 7 результата, установив на вторых суммирующих входах сумматора 6 двоичное значение числа 1200. Задний фронт второго отрицательного импульса установит в счетчике 1 число.

С приходом переднего фронта третьего положительного импульса коды состояний триггеров первой 3, второй 4 и третьей 5 групп изменятся на С С1 = 11, 0201 = 11, Е2Е1 = 00.

Следовательно, на выходах формирователя эквивалентов 20 будет двоичный код числа 312. Передний фронт третьего задержанного положительного импульса разрешит сложение чисел 1200 и 312, а задний фронт этого же импульса установит на вторых суммирующих входах сумматора двоичное значение числа 1512, По заднему фронту третьего отрицательного импульса в счетчике 1 установится число (произойдет вычитание двух из каждого старшего разряда). l 783618

С приходом четвертого импульса состояния триггеров состояний первой 3, второй

4 и третьей 5 групп, изменяется на CzC<

=10, OzD = 00, Е Е - 00, что приведет к суммированию слагаемого 144 в двоичном коде с двоичным кодом числа 1512, а в стар- 5 шем разряде 13 счетчика 1 — вычитанию единицы.

Таким образом, после четвертого импульса на вторых суммирующих входах сумматора 6 установится двоичное значение 10 числа 1656, а в счетчике 1 число

A4 = 0000 0000 1001

С приходом переднего фронта пятого 15 прямого импульса устанавливается код состояний С2С = 00, 0201= 00. Е2Е1 00. В этом случае формирователь эквивалента 20 транслирует двоичный код младшего разряда 1 счетчика 1 на соответствующие четыре 20 первых суммирующих входа сумматора 6.

Передний фронт пятого задержанного положительного импульса разрешит сложение чисел 1656 и 9, а задний фронт этого жв импульса установит двоичный код числа 25

1665 на выходах устройства. На этом процесс преобразования заканчивается.

Перед каждым следующим преобразо. ванием необходимо обнулить регистр.7 результата и счетчик 1. 30

Наличие двоична-12-ричного реверсивного счетчика обеспечивает воэможность работы в счетном режиме и введение поправок в двоичном параллельном коде.

Быстродействие предлагаемого устрой- 35 ства не зависит от разрядности преобразу-. емого кода и для 12-ричной системы счисления не превышает 5 тактов.

Формула изобретения

Преобразователь двоична-К-ичного ко- 40 да в двоичный код, содержащий группу из и разрядных счетчиков, где и — разрядность входного кода, генератор импульсов, группу иэ n — 1 шифраторов кода, группу иэ и-1 дешифраторов нуля, первую группу из и-1 де- 45 шифраторов превышения, первую и вторую группы из n — 1 триггеров состояния, первую группу из n — 1 элементов И, первую группу из n — 1 элементов И-НЕ, первый элемент

ИЛИ-НЕ, и — 1 группу элементов ИЛИ, на- 50 капливающий сумматор и формирователь эквивалентов, содержащий первую и вторую группы элементов И, первый и второй дешифраторы и шифратор, выход которого является выходом формирователя эквива- 55 лентов и соединен с информационным входом накапливающего сумматора, выход которого является выходом преобразователя, синхровход накапливающего сумматора соединен с прямым задержанным выходом генератора импульсов, прямой выход которого соединен с синхровходами триггеров состояний первой и второй групп, информационные входы которых соединены с выходами дешифраторов нуля группы и дешифраторов превышения первой группы соответственно, входы 1-ro дешифратора нуля группы и I-ro дешифратора превышения первой группы(где I = 1,2, ..., n-1) соединены с входами Его шифратора кода группы и выходом (3+1)-го и-разрядного счетчика группы, вход декремента которого соединен с выходом l rî элемента И первой группы, первый вход которого соединен с первым входом i-го элемента И-НЕ первой группы и с инверсным выходом генератора импульсов, выход первого элемента ИЛИ-НЕ соединен с вторым входом I-ro элемента И первой группы, третий вход которого соединен с выходом i-ro триггера состояний первой группы и соответствующим входом первого дешифратора, I-й вход вторбго дешифратора соединен с выходом I-ro триггера состояний второй группы, с вторым входом I-ro элемента И-НЕ первой группы и

I-и входом первого элемента И-НЕ. выход переноса (-го и-разрядного счетчика группы соединен с входом инкрементора (i+1)-го празрядного счетчика группы, информационные входы которого соединены с выходами элементов ИЛИ l-й группы, первые входы которых соединены с соответствующими выходами I-ro шифратора кода группы, вторые входы элементов ИЛИ I-й группы. являются параллельными информационными входами старших разрядов преобразователя, информационный параллельный вход первого разряда которого соединен с информационным входом первого и-разрядного счетчика группы, входы инкрементора и декрементора которого соединены с соответствующими последовательными входами преобразователя, выходы первого и-разрядного счетчйка группы соединены с первыми входами элементов И первой группы формирователя зквивалейтов, вторые входы которых соединены с управляющим выходом первого дешифратора, информационные выходы которого соединены с первыми входами элементов И второй группы формирователя эквивалентов, вторые входы которых соединены с управляющим выходом второго дешифратора. выходы элементов И первой и второй групп формирователя эквивалентов соединены с входами первой и второй групп шифратора, о тл и ч,а ю шийся тем, что. с целью повышения быстродействия, в негодополнительна введена вторая группа иэ (n-1)-го

1783618

Закон преобразования формирователя эквивалентов при а=2 и Ь=4

Двоичный код триггеров третьей группы

Е2Е1

Двоичный код триггеров второй группы

D2D1

Х>

Трансляция младшего разряда преобразуемого двоично-К-ичного кода

00 0011 0000

48

Xl

10 0100 0000

10 0111 0000

576

10!

624

00 0001 1000

01

01 0010 0000

01 0011 1000

00 0000 1100

2 8

312

00

00

00 1001 0000

ОО

144

00 1001 1100

156

00 дешифраторов превышения, вторая группа иэ (и — 1)-ro элементов И, вторая группа из (n-1)-го элементов И-НЕ. второй элемент

ИЛИ вЂ” НЕ, третья группа из (и-1)-го триггеров состояния, а в формирователь эквивалентов введена третья группа элементов И и третий дешифратор, входы которого соединены с первыми входами элементов ИНЕ второй группы, с выходами соответствующих триггеров состояния третьей группы и входами второго элемента

ИЛИ-НЕ, выход которого соединен с третьими входами элементов И вЂ” НЕ первой группы, выходы которых соединены с первыми входами элементов И второй группы, вторые входы которых соединены с выходами соответствующих элементов И-НЕ второй группы, вторые входы которых соеДинены с инверсным выходом генератора импульсов, прямой выход которого соединен с синхровходами триггеров состояний третьей группы, информационные входы которых соединены с выходами соответствующих дешифраторов превышения второй группы, 5 вход i-го дешифратора превышения второй группы соединен с выходом,(!+1)-го и-разрядного счетчика группы, ваход l-ro элемента И второй группы соединен с управляющим входом (!+1)-ro п-разрядного

10 счетчика группы, информационные выходы второго дешифратора соединены с первыми входами элементов И третьей группы формирователя эквивалентов, вторые входы которых соединены с управляющим выхщом

15 третьего дешифратора, информационные выходы которого соединены с входами третьей группы шифратора, входы четвертой группы которого соединены с выходами элементов И третьей группы формировате20 ля эквивалентов.

Десятичный код Двоичный код слагаемого слагаемого на выходе формирователя

1783 б18

Составитель Н,Какурин

Техред M.Ìoðãåíòàë Корректор Т.Палий

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 4521 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5