Устройство для сложения чисел в дополнительном коде
Изобретение относится к области цифровой вычислительной техники и может быть использовано для создания различных узлов и устройств универсальных и специализированных машин. Цель изобретения - сокращение аппаратных затрат при построении сумматоров чисел, представленных в дополнительном коде, при заданной разрядности операндов. Эффект достигается за счет того, что вместо дополнительного сумматора для получения знака результата используются только два инвертора, что существен но Сокращает аппаратурные затраты для реализации схемы формирования знака. Устройство для сложения чисел в дополнительном коде содержит п одноразрядных сумматоров (п - разрядность операндов), входы ai, bi операндов одноразрядных сумматоров с первого по (п-Ч)-й соединены с входами соответствующих разрядов первого (ai) и второго (bi) операндов устройства (I 1,..., п-1), а выходы суммы Si соединены с выходами соответствующих разрядов результата устройства, выход (Sn) старшего разряда выходного операнда устройства , входы операндов an. bn n-го одноразрядного сумматора подключены к входам знаковых разрядов входных операндов , а выход переноса сумматора соединен с выходом (Зи) знака устройства. Входной перенос (Ci) устройства поступает на вход переноса первого одноразрядного сумматора . Схема может быть использована в различных устройствах автоматики и цифровой вычислительной техники для сложения чисел в дополнительном коде. 1 ил. сл с
>ДЦы 1784972 А1 СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ВЕДОМСТВО СССР (I0CIlATEHT СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ABTOPCКОМУ СВИДЕТЕЛЬСТВУ Изобретение относится к областй цифровой вычислительной техники и может быть использовано для создания различных узлов и устройств универсальных и специализированных вычислителей. Известна схема устройства для сложения чисел в дополнйтельном коде, входящая в состав схемы, представленной в книге Б.И.Соловьев, К.Г.Самофалов и др. "Электронные цифровые. вычислительные машины" — Киев: "Вища школа", 1976, с.297, рис.272. Недостатком известной схемы является ее относительная сложность вследствие избыточныхх ап паратурных затрат на формирование знака результата. Известно устройство для сложения чисел, содержащее и одноразрядных сумматоров в основном операционном узле и дополнительные сумматор в схеме формирования знака реаультата. Недостатком известного устройства также является относительно высокие аппаратурн ые затра1 - 2 (21) 4937337/24: .::: ты- для реализаций схемы формирования . (22) 20,05.91, . - знака. Устройство для сложения чйсел в (46) 30.12.92. Бюл. Q 48 ..: . дополнительйом коде содержит п.одно(75) И.М.Ермаков и А.Е.Заболотный,;. разрядных сумматоров. (и — разрядность (56) Авторское свидетельство СССР . операндов), входы aI, bI операндов одноразМ 788107, кл. 6 06 F 7/50, 1978.. ": : рядйых сумматоров с первого по(п-1)-й соеАвторское свидетельство СССР,, - динены с входами соответствующих М 1469503, кл. G 06 F 7/50, 1987. :. разрядов первого (aI) и второго (bI) операн(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНЙЯ ЧИ- довустройства(! =1,.;.,n-1),авыходысуммы СЕЛ В ДОПОЛНИТЕЛЬНОМ КОДЕ:: .:; - Ь соединены с вйходами соответствующих (57) Изобретение относится к области:циф-; " разрядов результата устройства, выход (Sn) ровой вычислительной техники и может.. старшего разряда выходного операнда устбыть использовано для создания различных ройства, входы операндов ап. Ьп и-го одноузлов и устройств универсальных и специа-: разрядного сумматора подключены к лизированных машин. Цель изобретения"-::, . входамзнаковыхразрядоввходныхоперансокращение аппаратных затрат при постро- " дов, а выход перейоса сумматора соединен ении сумматоров чисел;.представленным e .. с выходом (3<) знака устройства. Входной ф дополнительном коде, при заданной раз- "перенос(С1) устройства поступает на вход рядности операндов. Эффект достигается переноса первого одноразрядного сумматоза счет того, что вместо дополнительного :, ра. Схема может быть использована в разсумматора для получения знака результата . личйыхустройствахавтоматикй-и цифровой используются только два инвертора, что cy-, вычислительной техники для сложения чищественно сокращает аппаратурные затра- сел в дополнительном коде. 1 ил. 10 55 ты в схеме формирования знака результата (1). Наиболее близким по технической сущности является устройство для сложения чисел в дополнительном коде. входящее в состав схемы, содер>кащей п одноразрядных сумматоров (п — разрядность операнда), входы операнда одноразрядных сумматоров с, первого по (n-1)-й соединены с входами соответствующих разрядов первого и второго операнда>устройства, а выходы суммы соедийень1 с вь|ходэми соответствую.щих разрядов результата устройства, . выход переноса !-го одноразрядного сум.матора (i = 1„..,п-2) соединен с входом переноса (!+1)-го одноразрядного сумматора, выход переноса n-ro одноразрядного сумматора соединен с входом переноса дополнительного (n+1)-ro одноразрядного сумматора, входы операнда которого соединены с входами операндов и-го одноразрядного сумматора и подключены к входам знаковых разрядов операнда, выход суммы дополнительного одноразрядного сумматора подключен к выходу знака устройств*, а выход переноса — к первому входу элемента И, второй вход которого соединен с управляющей шиной, а выход подключен к входу переноса первого одноразрядного сумматора !21. Недостатком известного устройства для сложения чисел в дополнительном коде является его сложность, вследствие относительно высоких аппаратурных затрат в схе-ме формирования знака результата. Цель изобретения — упрощение устройства. Настоящая цель достигается за счет того,.что в устройство для сложения чисел в дополнительном коде, содержащее и адноразрядных сумматоров (n-разрядность: операндов), входы одноразрядных сумматоров с первого по (n-1)-й соединены с входами соответствующих разрядов первого и второго операндов устройства, а выходы суммы соединены с выходами соответствующих разрядов результэ а устройства, выход переноса i-ro одноразрядного сумматора (i = 1,...,n-2) соединен с входом переноса (i+1)-га одноразрядного сумматора, входы операндов п-го одноразрядного сумматора соединены с входами знаковых разрядов первого и второго операндов устройства,дополнительно введены первый и второй ин. верторы, вход первого инвертора соединен с выходом переноса (и-1)-ro одноразрядного сумматора, выход первого инвертора подключен к входу переноса и-го одноразрядного сумматора, выход суммы которого соединен с входом второго инвертора, выход которого подключен к выходу п-го (старшего) разряда результата устройства, а выход переноса и-го одноразрядного суммато- ра соединен с выходам знакового разряда результата устройства. Авторам не известны технические решения с признаками, аналогичными отличительным. В совокупности с известными признаками они проявляют свойства неизвестные ранее из других решений, Следовательно, предлагаемое устройство соответствует критерию "существенные отличия".. Нэ чертеже показана схема устройства для сложения чисел в дополнительном коде. Устройство для сложения чисел в дополнительном коде содержит (n+1) одноразрядных сумматоров 1„..,6 (n разрядность операндов). входы а, bi операндов одноразрядных сумматоров 1,.„,4 с первого по (n-1)-й соединены с входами 7 соответствующих разрядов первого (а;) и второго (b!) операндов устройства (i =, 1,.;., fi-1), а выходы суммы (Sl) соединены с выходами 8 соответствующих разрядов результэта устройства, выходы Сн1 переноса i-ro одноразрядного сумматора (! = 1,...,n-1), соединенные входами переноса (!+1)-го одноразрядного сумматора, выход С +! переноса и-го одноразрядного сумматора соединен с входом переноса дополнительного одноразрядного сумматора 6, входы операндов которого (a>+n, Ь >+!) соединены соответственно с входами ойерандов Qn, bn и-го одноразрядного сумматора 5 и подключены к входам 9 знаковых разрядов входного операндов, выход суммы дополнительного одноразрядного сумматора 6 подключен i< выходу 10 (Зн) знака устройства. Входной перенос С1 устройства поступает на вход переноса сумматора 1, Выход суммы сумматора 5 соединен с выходом 11 {$П) старшего разряда выходного операнда устройства. Устройство для сло>кения чисел в дополнительном коде (фиг;2) содержит п одноразрядных сумматоров 1:5 (n - разрядность операндов), входы э, bi операндов одноразрядных сумматоров 1„...4 с первого по (n-1)-й соединены с входами 6 соответству1ащих разрядов первого (а!) и второго (bl) операндов устройства {) = 1„„,п-l), а выходы суммы (Si) соединены с выходами 7 соответствующих разрядов результата устройства, выходы Сн-1 переноса i-ro одноразрядного сумматора (! =- 1,...,n-2) соединены с входами (i+1)-ro одноразрядного сумматора, выход переноса (n-1)-ro одноразрядного сумматора 4 соединен с входам первого инвертора О,выход которого подключен к входу переноса одноразрядного сумматора 5, выход суммы которого соединен с входом второго
