Устройство для сложения-вычитания чисел с плавающей запятой

 

Изобретение относится к области вычислительной техники и может быть применено в высокопроизводительных системах обработки информации. Целью изобретения является повышение достоверности формируемых результатов устройства. Устройство содержит три сумматора, два сдвигателя, два узла предсказания кода нормализации, четыре вычитателя, восемь коммутаторов, три узла управления коммутатором, узел обработки знаков, узел сравнения четностей, узел поразрядного сравнения и введенные дополнительно четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторы. 5 ил.

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4914488/24 (22) 25.02.91 (46) 30.12.92. Бюл. М 48 (71) Научно-исследовательский институт электронных вычислительных машин (72) А.И.Синяк и А.A.Øîñòàê (56) Авторское свидетельство СССР

N - 687982, кл. G 06 F 7/50, 1982.

Авторское свидетельство СССР

Ы 1376080, кл . 0 06 F 7/50, 1986, Авторское свидетельство СССР

N 1714587; кл, 6 06 F 7/50. 11/00, 1989. (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ-ВЫЧИТАНИЯ ЧИСЕЛ С ПЛАВА!ОЩЕЙ ЗАПЯТОЙ

Предполагаемое изобретение относится к области вычислительной техники и может быть применено в высокопроизводительных системах обработки информации, Известно устройство для сложениявычитания чисел с плавающей запятой, содержащее сумматор,;сдвигатель и блок1 дешифрации (1), Это устройство имеет низкое быстродействие по следующим причинам: а) требуется дополнительный такт преобразования дополнительного кода результата в прямой код, если результат отрицательныи; б) формирование кода нормализации происходит только после сложения-вычитания мантисс.

K недостаткам данного устройства Следует отнести и низкую достоверность формируемых на выходе устройства результатов иэ-за. отсутствия средств встроенного контроля. (я)э G 06 F 7/50, 11/00

2 (57) Изобретение относится к области вычислительной техники и может быть применено в высокопроизводительных системах обработки информации. Целью изобретения я вляется повышение достоверности формируемых результатов усгройства, Устройство садер>кит три сумматора, два сдвигателя, два узла предсказания кода нормализации, четыре вычитателя, восемь коммутаторов, три узла управления коммутатором, узел обработки знаков, узел сравнения четностей, узел поразрядного сравнения и введенные дополнительно четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторй. 5 ил.

Известна устройство для сложения-вычитания чисел с плавающей запятой, содержащее сумматор, сдвигатель и узел предсказания кода йормалйзации (2).

Это устройства имеет более высокое быстродействие, чем предыдущее вследствие того, что в составе устройства имеется узел предсказания кода нормализации, который вырабатывает код нормализации мантиссы параллельно с формированием мантиссы результата.

Недостатком данного устройства является то, что требуется дополнительный такт преобразования дополнительного кода результата в прямой код в случае хранения чисел в памяти в прямом коде (в ЕС ЭВМ числа в форме с плавающей запятой хранятся в памяти в прямом коде), а также низкая достоверность формируемых на выходе уст1784971

20

35

3 ройства результатов из-за отсутствия средств встроенного контроля.

Наиболее близким, по технической сущности к предлагаемому изобретению является устройство для сложения-вычитания чисел с плавающей запятой; сбдержащее три сумматора, четыре вычитателя, два сдвигателя, два узла предсказания кода нормализаКЙй; "вОсемь коммутаторов, три узла управления коммутатором, узел обработки знаков, узел сравнения четностей и узел поразрядного сравненйя, причем вход мантиссы первого операнда устройства соединен с первыми входами первого и второго: коммутаторов, вторые входы которых соединены с входом мантиссы второго операнда устройства, вход порядка первого операнда которого соединен с первым вхо. дом третьего коммутатора, с входом уменьшаемого первого вычитателя и с входом вычйтаемого второго вычитателя, вход порядка второго Операнда устройства соединен с вторым входом третьего коммутатора, с входом вычитаемого первого вычитателя и . с входом уменьшаемого второго вычитателя, выход второго вычитателя - с первым входом четвертого коммутатора, второй вход которого соединен с йервым выходом первого вычитателя, второй выход которого соединен с управляющими входами коммутаторов с первого па четвертый и с первым входом узла обработки знаков, второй, третий и четвертый входы которого соединены с входом знака мантиссы первого операнда, входом знака майтиссы второго операнда и с входом режима устройства соответственна, первый и второй входы первого узла предсказания кода нормализации соединены с выходом функций генерации переноса и с выходом функций транзита переноса первого сумматора соответственно, первый и второй входы второго узла предсказания кода нормализации — с выходом функций генерации переноса и с выходом функций транзита переноса второго сумматора соответственно, выход суммы первого сумматора соединен с первыми входами пятого коммутатора, узла сравнения четностей и узла поразрядного сравнения, выход суммы второго сумматора — с вторыми входами пятого коммутатора, узла сравнения четностей и узла поразрядного сравнения, выход первого узла предсказанйя када нормализации — с первым входом шестого коммутатора и третьим входом узла поразрядного-сравнения. выход второго узла предсказания кода нормализации — с вторым входом шестого коммутатора и четвертым входом узла поразрядного сравненйя, выход первого коммутатора — с информационным входом первого сдвигателя, вход величины сдвига которого соединен с выходом четвертого коммутатора, выход второго коммутатора — с первым входом первого сумматора, второй вход которого соединен с выходом первого сдвигателя и с первым входом второго сумматора; второй вход которого соединен с первым входом первого сумматора, вход уровня логической единицы устройства соединен с первым входом третьего сумматора, второй вход которого соединен с выходом третьего коммутатора и с входом уменьшаемого вычитателя, вход вычитаемого которого соеди15 нен с входом вычитаемого четвертого вычитателя, выходом шестого коммутатора и с входом величины сдвига второго сдвигателя, информационный вход которого соединен с выходом пятого коммутатора, управляющий вход которого соединен с выходом первого узла управления коммутатором и третьим входом узла сравнения четностей, первый выход второго сдвигате- ля соединен с первым входом седьмого ком25 мутатора, выход которого соединен с четвертым входом узла сравнения четнастей, выход котррага является первым разрядом выхода признака ошибки устройства, выход мантиссы результата которого соединен со старшими разрядами выхода седьмого коммутатора, старшие разряды второго входа седьмого коммутатора соединены с входом константы устройства, а младшие разряды — с первым выходом второго сдвигателя, выход знака мантиссы результата— с первым выходом узла обработки знаков, пятый вход которого соединен с выходом переноса первого .сумматора, с первыми входами узлов управления коммутатором с

40 первого по третий и с пятым входом узла поразрядного сравнения, управляющий вход которого соединен с вторыми входами узлов управления коммутатором с первого по третий, с управляющими входами узлов

45 предсказания кода нормализации, с входами переносов первого и второго сумматоров. с входами режима первого и второго сумматоров и с вторым. выходом узла обработки знаков, шестой вход которого соединен с выходом переноса второго сумматора, с третьими входами первого и второго узлов управления коммутатором и с шестым входом узла поразрядного сравнения, выход которого является вторым разрядом выхода

55 признака ошибки устройства, вход разрешения нормализации которого соединен с четвертым входом второго узла управления коммутатором, выход которого соединен с управляющим входом шестого коммутатора,пятый вход узла сравнения четностей со1784971

20

40 единен с первым выходом третьего узла управления коммутатором, третий вход которого соединен с вторым выходом второго сдвигателя, управляющий вход седьмого коммутатора соединен с вторым выходом третьего узла управления коммутатором и с управляющим входом восьмого коммутатора, первый вход которого соединен с выходом третьего вычитателя, выход третьего сумматора соединен с входом уменьшаемого четвертого вычитателя, выход которого соединен с вторым входом восьмого коммутатора, выход которого является, выходом порядка результата устройства (3).

По сравнению с предыдущим, данное устройство имеет более высокое быстродействие за счет того, что отсутствует дополнительный такт преобразования дополнительного кода отрицательного результата в прямой код в случае хранения чисел в памяти в прямом коде {в EC ЭВМ числа в форме с плавающей запятой хранятся в памяти в прямом коде) и более высокую достоверность формируемых результатов устройства, т,к. полным контролем (т.е. контроль осуществляется как при сложении, так и при вычитании мантисс) охвачены второй сдвигатель, пятый и седьмой коммутаторы, а также частичным контролем (т.е, контролем только при сложении мантисс) охвачены первые и вторые сумматоры и узлы предсказания кода нормализации;

Недостатком этого устройства является низкая достоверность формируемых на выходе устройства результатов при вычитании мантисс, т.к, в этом случае не контролируется функционирование сумматоров и узлов предсказания кода нормализации.

Цель изобретения — повышение досто- верности формируемых результатов устройства. . Поставленная цель достигается тем, что устройство для сложения-вычитания чисел с плавающей запятой, содержащий три сумматора, два узла предсказания кода нормализации, четыре вычитателя, два сдвигателя, восемь коммутаторов, три узла управления коммутатором, узел обработки знаков, узел сравнения четностей и узел поразрядного сравнения, причем вход мантиссы первого операнда устройства соединен с первыми входами первого и второго коммутаторов, вторые входы которых соединены с входом мантиссы второго операнда устройства, вход порядка первого операнда которого соединен с первым входом третьего коммутатора, с входом уменьшаемого. первого вычитателя и с входом вычитаемого второго вычитателя, вход порядка второго операнда устройства — с вторым входом третьего коммутатора, с входом вычитаемого первого вычитателя и с входом уменьшаемого второго вычитателя, выход второго вычитателя — с первым входом четвертого коммутатора, второй вход которого соединен с первым выходом первого вычитателя, второй выход которого соединен с управляющими входами коммутаторов с первого по четвертый и с первым входом узла обработки знаков, второй, третий и четвертый входы которого соединены с входом знака мантиссы первого операнда, с входом знака мантиссы второго операнда и с входом режима устройства соответственно, первый и второй входы перваго узла предсказания кода нормализации соединены с выходом функций генерации переноса и с выходом функций транзита переноса первого сумматора соответственно, первый и второй входы второго узла предсказания кода нормализации — с выходом функций генерации переноса и с выходом функций транзита переноса второго сумматора соответственно, выход суммы первого сумматора соединен с первым входом пятого коммутатора, выход суммы.второго сумматора — с вторым входом пятого коммутатора, выход первого узла предсказания кода нормализации — с первым входом шестого коммутатора, выход второго узла предсказания кода нормализации — с вторым входом шестого коммутатора, выход первого коммутатора — с информационным входом первого сдвигателя, вход величины сдвига которого соединен с выходом четвертого коммутатора, выход второго коммутатора — с первым входом первого сумматора, второй вход которого соединен с выходом первого сдвигателя и с первым входом второго сумматора, второй вход которого соединен с первым входом первого сумматора, вход уровня логической единицы устройства — с первым входом третьего сумматора, второй вход которого соединен с выходом третьего коммутатора и с входом

50 уменьшаемого третьего вычитателя, вход вычитаемого которого соединен с входом вычитаемого четвертого вычитателя, выходом шестого коммутатора и с входом величины сдвига второго сдвигателя, информационный вход которого соединен с выходом пятого коммутатора, управляющйй вход пятого коммутатора — с выходом первого узла управления коммутатором; первый Bblход второго сдвигателя соединен с первым входом седьмого коммутатора, выход кото-.

1784971 рого соединен с первым входом узла сравнения четностей, выход которого является первым разрядом выхода признака ошибки устройства, выход мантиссы результата которого соединен со старшими разряда- 5 ми выхода седьмого коммутатора, старшйе разряды второго входа которого сбедйнены с входом константы устройства, а младшие разряды — с первым выходом второго сдвигателя, выход знака 10 мантиссы результата — с первым выходом узла обработки знаков, пятый вход которо-; го соединен с выходом переноса первого сумматора,с первыми входами первого и третьего узлов управления коммутатором и с 15

: первым входом. узла поразрядного сравнения, управляющий вход которого соединен с вторыми входами первого и третьего узлов управления коммутатором, с управляющими входами первого и второго узлов 20 предсказания кода йормалиэации, с входами переносов первого и второго сумматоров; с входами режима первого и второго сумматоров и с вторым выходом узла обработки знаков, шестой вход которого 25: соедйией с выходом переноса второго сукгматора, с третьим входом первого узла управления коммутатором и с вторым входом узла поразрядного сравнения, выход которого является вторым разрядом выхо- 30 да признака ошибки устройства, вход разрешения нормализации которого соединен с первым входом второго узла управления коммутатором, выход которого соединен с управляющим входом шестого 35 коммутатора, второй вход узла сравнения четиостей — с первым выходом третьего: узла управления коммутатором, третий . вход. которого соединен с вторым выходом второго сдвигателя, управляющий 40 вход седьмого коммутатора — c вторым выходом третьего узла управления коммутато-. ром и с управляющим входом восьмого коммутатора, первый вход которого соединен с выходом третьего вычитателя, выход 45 третьего сумматора- с входом уменьшаемо-. го четвертого вычитателя, выход которого соединен с вторым входом восьмого комму- татора, выход которого является вь1ходом. порядка результата устройства. Дополни- 50 тельно введены четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторы, причем первый вход девятого коммутатора соединен с первым входом десятого коммутатора и с 55 выходом второго коммутатора, выход девятого коммутатора — с первым входом четвертого сумматора, второй вход которого соединен с выходом десятого коммутатора, .второй вход девятого коммутатора — с вторым входом десятого коммутатора и с выходом nepaora сдвигателя, управляющие входы девятого и десятого коммутаторов соединены с выходом первого узла управления коммутатором и с вторым входом второго узла управления коммутатора, первый и второй входы третьего узла предсказания кода нормализации — с выходом функций генерации переноса и с выходом функции транзита переноса четвертого сумматора соответственно, выход суммы четвертого сумматора соединен с третьим входом узла поразрядного сравнения, четвертый вход которого соединен с выходом пятого коммутатора и с третьим входом узла сравнения четностей, входы переноса и режима четвертого сумматора и управляющий вход третьего узла предсказания кода нормализации соединены с вторым выходом узла обработки знаков, выход третьего узла предсказания кода нормализации соединен с пятым входом узла поразрядного сравнения, шестой. вход которого соединен с выхо.дом шестого коммутатора.

Предлагаемое устройство для сло>кения- вычитания чисел с плавающей запятой содержит такие отличительные признаки, как четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторы, которые отсутствуют во всех аналогах и благодаря которым достигается положительный эффект — повышение достоверности формируемых результатов устройства за счет контроля вычитания мантисс.

1аким образом, т.к. в предлагаемом техническом решении имеются отличительные признаки, отсутствующие во всех аналогах и обеспечивающие достижение поставленной цели, то данное техническое решение соответствует критерию "существенные отличия", Нэ фиг 1 приведена структурная схема устройства для сложения-вычитания чисел с плавающей запятой; нэ фиг.2 — функциональная схема девятого коммутатора; на фиг,3 — структурная схема узла сравнения четиостей; иа фиг.4 — структурная схема узла поразрядного сравнения: на фиг,5— фуггкциональиая схема второго узла управления коммутатором.

Устройство для сложения-вычитания чисел с плавающей запятой (фиг.1) содержит сумматоры 1-4 с первого по четвертый соответственно, узлы 5-7 предсказания кода нормализации с первого по третий соответственно, вычитатели 8-11 с первого по четвертый соответственно, первый 12 и вто1784971

10 рой 13 сдвигатели, коммутаторы 14-23 с первого по десятый соответственно, узел 24 обработки знаков, узел 25 сравнения четностей, узел 26 поразрядного сравнения, узлы

27-29 управления коммутатором с первого 5 по третий соответственно, вход 30 мантиссы первого операнда, вход 31 мантиссы второго операнда, вход 32 порядка йервого операнда, вход 33 порядка второго операнда, вход 34 знака мантиссы первого операн- 10 да, вход 35 знака мантиссы второго операнда, вход 36 режима устройства, вход

37 разрешения нормализации, вход 38 кон,станты устройства, вход 39 уровня логической единицы устройства, выход 40 15 мантиссы результата, выход 41 порядка результата, выход 42 знака мантиссы ре- зультата, выход 43 признака ошибки устройства, первый 44 и второй 45 выходы.вычитателя 8, выход 46-вычитателя 9, 20 выходы 47-.50 коммутаторов 14-17 соответственно, выход 51 сдвигателя 12, второй выход 52 узла 24 обработки знаков, выходы 53 — 55 сумм сумматоров 1, 2 и 4 соответственно, выходы 56-58 функций 25 генерации переноса сумматоров 1, 2 и 4 .соответственно, выходы 59-61 функций . транзита переноса сумматоров 1, 2 и 4 соответственно, выходы 62, 63 переноса сумма- торов 1, 2 соответственно, выходы 64-66 30 узлов 5 — 7 предсказания кода нормализации соответственно, выходы 67, 68 коммутаторов 18, 19 соответственно, первый 69 и второй 70 выходы сдвигателя 13, выход 71 коммутатора 2О, выходы 72, 73 узлов 27, 28. 35 управления коммутатором соответственно, первый 74 и второй 75 выходы узла 29 управления коммутатором; выход 76 сумматора З„выходы 77, 78 вычитателей 10, 11 соответственно, выходы 79, 80 коммутато- 40. ров 22, 23 соответственно.

"Вход 30 мантиссы первого операнда устройства соединен с первыми входами первого 14 и второго 15 коммутаторов, вторые входы которых соединены с входом 31 ман- 45 тиссы второго операнда устройства, вход 32 порядка первого операнда которого соединен с первым входом третьего коммутатора 16, с входом уменьшаемого первого вычитателя 8 и с входом вычитаемого вто- 50 рого вычитателя 9, вход 33 порядка второго . операнда ус. ройства соединен с вторым: входом третьего коммутатора 16, с входом вычитаемого первого вычитателя 8 и с входом уменьшаемого второго вычитателя 9, 55 выход 46 второ о вычитателя 9 — с первым входам четвертого коммутатора 17, второй вход которого соединен с первым выходом . 44 первого вычитателя 8, второй выход 45 которого соединен с управляющими входами коммутаторов 14 — 17 и с первым входом узла?4 обработки знаков, второй, третий и четвертый входы которого соединены с входом 34 знака мантиссы первого операнда, входом 35 знака мантиссы второго операнда и с входом 36 режима устройства соответствейно, первый и второй входы первого узла 5 предсказания кода нормализации соединены с выходом 56 функций генерации переноса и с выходом 59 функций транзита переноса-первого сумматора

1 соответственно,"первый и второй входы второго узла 6 предсказания кода нормализации — с выходом 57 функций генерации переноса и с выходом 60 функций транзита переноса второго сумматора 2 соответственно, выход 53 суммы первого сумматора 1 соединен с первым входом пятого коммутатора 18, выход 54 суммы второго сумматора 2 — с вторым входом пятого коммутатора 18, выход "64 первого узла 5 предсказания кода нормализации— с первым входом шестого коммутатора 19, выход 65 второго узла 6 предсказания кода нормализации — с вторым входом шестого коммутатора 19, выход 47. первого коммутатора 14 — с информационным входом первого сдвигателя 12; вход величины сдвига которого соедйнен с выходом 50 четвертого коммутатора 17, выход 48 второго коммутатора 15 соединен с первым входом первого сумматора 1, вторым входом второго сумматора 2 и с первыми входами девятого 22 и десятого 23 коммутаторов, выход 51 перного сдвигателя 12 — с первым входом второго сумматора 2, вторым входом первого сумматора 1 и с вторыми входами девятого 22 и десятого 23 коммутаторов, вход 39 уровня логической единицы устройства соединен с первым входом третьего сумматора 3, второй вход которого соединен с выходом 49 третьего коммутатора 16 и с входом уменьшаемого третьего вычитателя 10, вход вычитаемого которого соединен с входом вычитаемого четвертого вычитателя 11, выходом 68 шестого коммутатора 19 и с входом величйны сдвига второго сдвигателя 13, информацйонный вход которо о соединен с выходом 67 пятого коммутатора 18, управляющие входы пятого 18, девятого 22 и десятого 23 коммутаторов соединены с выходом 72 первого узла 27 управления коммутатором и с вторым входом второго узла 28 управления коммутатором, первый выход 69 второго сдвигателя 13 — с первым входом седьмого коммутатора 20, выход 71 которого соединен с первым входом узла 25 сравнения четностей, выход 431 которого является первым разрядом выхода 43

1784971 признака ошибки устройства, выход 40 мантиссы. результата которого соединен о старшими разрядами выхода 71 седьмого коммутатора 20, старшие разряды второго входа которого соединены с входом 38 константы устройства, а младшие разряды — с

:первым выходом 69 второго сдвигателя 13, выход 42 знака мантиссы результата соединен с первым выходом узла 24 обработки знаков, пятый вход которого соединен с выходом 62 переноса первого сумматора

1, с первыми входами первого 27 и третьего 29 узлов управления коммутатором и с первым входом узла 26 поразрядного

:. сравнения, управляющий вход которого соединен с.вторыми входами первого 27 и третьего 29 узлов управления каммутата10

15 рам, с управляющими входами узлов 5-7 предсказания кода нормализации, с входами переноса и режима сумматоров I, 2 и 4 и с вторым выходом 52 узла 24 обработки знаков, шестай вход катарага соединен с выходом 63 переноса второго сумматора

2, с третьим входом первого узла 27 управления коммутатором и с вторым входом узла 25

26 поразрядного сравнения, выход 432 ко- .: торого является вторым разрядом выхода

43 признака ошибки устройства, вход 37 управления коммутатором, выход 73 которого соединен с управляющим входом шестого коммутатора 19, второй вход узла 25 сравнения четностей соединен с первым выходом 74 третьего узла 29 управления коммутатором, третий вход которого соединен с вторым выходом 70 второго сдвигателя 13, управляющий вход седьмого коммутатор 20 соединен с вторым выходом

75 третьего узла 29 управления коммутатором и с управляющим входом восьмого ком-, мутатора 21, перв .) вход которого

40 соединен с выходом 77 третьего вычитателя 10, выход 76 третьего сумматора 3 соедийен с входом уменьшаемого 45

"четвертого вычитателя 11., выход 78 которого соединен с вторым входом восьмого коммутатора 21, выход которого является выходом 41 порядка результата устройства, выход 79 девятого коммута, тора 22 соединен с первым. входом четB8pTol0 сумматора 4, второй вход которого соединен с выходом 80 десятого коммутатора 23, первый и второй входы третьего узла 7 предсказания кода нормализации соединены с выходам 58 функций генерации переноса и с выходом функций 61 транзита переноса четвертого сумматора 4 соответственно, выход 55 суммы четвертого сумматора 4 разрешения нормализации которого соединен с первым входам второго узла 28 30 соединен с третьим входом узла 26 поразрядного сравнения, четвертый вход которого соединен с выходом 67 пятого коммутатора 18 и с третьим входом узла

25 сравнения четнастей, выход 56 третьего узла 7 предсказания кода нормализации соединен с пятым входом узла 26 поразрядного сравнения, шестой вход которого соединен с выходом 68 шестого коммутатора 19.

Коммутатор 22 (23) содержит группу 81 элементов 2И-ИЛИ (фиг,2).

Узел 25 сравнения четнастей содержит (фиг,3) узлы группы 82-84 свертки по модулю два.

Узел 26 поразрядного сравнения содер-. жит (фиг.4) группы 87, 88 элементов ИСКЛ)ОЧАЮЩЕЕ ИЛИ, узел 89. свертки по модулю два и группы 90 элементов ИЛИ.

Второй узел 28 управления коммутатором содержит (фиг.5) два элемента И 94, 95.

Рассмотрим функциональное назначение и реализацию основных блоков и узлов устройства для сложения-вычитания. чисел с плавающей запятой, Вычитатели 8, 9, сдвигатель 12, коммутаторы 14-17 обеспечивают выравнивание парядкаВ операндов, Вычитатели 8, 9 предназначены для определения разности порядков операндов, причем на выходе 44 вычитателя 8 формируется разность между порядком первого и второго ойерандав, а на выходе 46 вычитателя 9 — разность между порядкам второго и первого операндов. На выходе 45 вычитателя 8 формируется значение заема, уро- . вень логического нуля которого показывавт на то, что порядок первого операнда больше порядка второго операнда Вычитатели 8, 9 могут быть реалиэованы различными способами, например, на сумматорах с"инверторами.

Коммутаторы 14-17 уйравляются сигналам с выхода 45 вычитателя 8. Так, при. значении заема, равном "0" ("1"), на выход

49 коммутатора 16 поступает значение порядка первого (втораго) айеранда, на выход

48 коммутатора 15 - значение мантиссы первого (второга) операнда, на выход 47 коммутатора 14- значение мантиссы второго(первого) операнда, на выход 50 коммутатора 17 — значение разности порядков операндов выхода 44 вычитателя 8 (с выхода

46 вычитателя 9) в прямом коде. Коммутаторы 14-17 могут быть реализованы различными способами, например на элементах

2И-ИЛИ, 1784971

13!

Сдвигатель12 предназначен для выпол- . ниях мантисс и порядка всегда иметь в устнения необходимого при выравнивании -ройстве результат вычитания мантисс в пряпорядков операндов сдвига вправо ман-: мом коде (либо на выходе 53 суммы тиссы операнда с меньшим порядком. На . сумматора 1, либо на выходе 54 суммы сумвход величины сдвига сдвигателя 12 посту- 5 матора 2). Отметим также, что при выполнепаетинформациясвыхода50коммутатора : нии в устройстве сложенйя мантисс

17. В ЕС ЭВМ с целью повышения точйо- : сумматоры 1 и 2 при правильном функциости выполнения арифметических опера-; нировании формируют на своих выходах ций при выполнении сложения-вычитания .. одинаковые результаты. Сумматоры 1, 2 моиспользуется дополнительная шестнадца- 10 гут быть построены любым.из известных теричная цифра (тетрада), Поэтому может . способов, быть предусмотрено расширение выхода 51 . ... Коммутатор-18 предназначен для выбосдвигателя 12 на одну дополнительную циф-: . ра с выходов 53, 54 суммы сумматоров 1, 2 ру, Сдвигатель 12 может быть реализован мантиссы результата в прямом коде. При различными способами, например, как:это 15 сложении мантисс на выход 67коммутатора описано, - - — -: .: 18 всегда передается значение суммы с BblТаким образом, на выход 49 коммутато- -" хода 53 сумматора 1. Коммутатор 18 гложет ра 16 поступает значение большего порядка быть реализован на элементах 2И-ИЛИ. операндов, нэ выход 48 коммутатора 15 — . Узел 27 управленйя коммутатором упзначение мантиссы операнда с большим rlo- 20 равляет работой коммутатора 18, причем и э рядком, на выход 51 сдвигателя 12 — знэче- .его выходе 71> (722) формируется уровень ние сдвинутой вправо мантиссы операнда с"-: логической единицы.в случае необходимоменьшим порядком.. - . сти пропуска на выход 67 коммутатора 18

Сумматоры 1, 2, коммутатор 18, узел 27 . информации с выхода 53 суммы сумматора управления коммутатором и узел 24 абра- 25 1 (с выхода 54 суммы сумматора 2). Узел 27 боткизнаковобеспечиваютсло>кение-вычи-. управления коммутатором может быть реа.тание мантисс операндов с учетом знаков: лизован на двух элементах 2И и одногл элемантисс операйдов (знаки мантисс операн-: менте 2ИЛИ. дов поступают нэ входы 34, 35 устройства) .. Узел 24 обработки знаков формирует и режима работы устройства (режим, опера- 30 управляющий сигнал нЭ выходе 52 для сумции "сложение" или "вычитание" задается маторов 1, 2 и 4, узлов 5, 6 и 7 предсказания на входе 36-устройства), На первом выходе кода нормализации, узла 26 поразрядного

- блока 24 формируется знак мантиссы pe- .. сравнения иузлов27,29управленйя коммузультата, который поступает на выход"42 татором на основе эналйзэ знаков мантисс . устройства. На втором выходе 52 блока 24 35 oneðçíäîâ (знаки поступают на входы 34 и . формируется сигнал, настраивающий узлы 35 устройства) и сигнала режима работы, устройства на сложение или вычитания ман- -поступающего на вход 36 устройства, а тактисс.. "::". : . же формирует знак" мантиссы результата, "Сумматоры 1, 2 предназначены для дойолнительно используя значение ynpaB-: сложения-вычитания мантисс операндов, 40 ляющего сигнала Нэ вьаоде 45 заема вычипоступающихйаих входы после выравнивэ- .. тателя 8 и значения выходных переносов ния порядков с выхода 48 коммутатора 15 и сумматоров f, 2 на выходах,62, 63 соответс выхода 51 сдвигателя 12, Режим работы . ствейно. Узел 24 обработки знаков может сумматоров 1, 2 определяется уровнем ло- ; быть реализован на элементах И, ИЛИ, НЕ гического сигнала, поступающего на их вхо- 45 и ИСКЛЮЧАЮЩЕЕ ИЛИ (3). ды режима с выхода 52 узла 24 обработки Узли 5, 6 предсказания кода нормализэзнаков(для определенности предполагает - . ции, коммутатор 19 и узел 28 управления ся, что уровень логического нуля соответст- коммутатором обеспечивают предсказание вует сложению мантисс, а уровень кода нормализации для майтиссы результа-. логической единицы — вычйтанию мантисс, 50 та, формируемой в прямом коде. Узлы 5, 6 которое выполняется путем сложения — предсказания кода нормализации могут уменьшаемой мантиссы с дополнйтельным быть реализованы так х<е, как в йрототипе3, кодом вычитаемой мантиссы), Отметим, что Узлы 5, 6 предсказания кода нормэлизациn при вычитании мантисс, сумматор 1 выпол- на основе функций генерации и транзита няет вычитание мантиссы операнда с мань- 55 переносов предсказывают коды нормализашим порядком из мантиссы операнда с ции мантисс, формируемых на выходах 53, большим порядком, а сумматор 2 — вычита-. 54 сумматоров 1, 2 соответственно, причем ние мантиссы операнда с большим поряд- код нормализации преДСказывается с точком из мантиссы операнда с меньшим ностьюдоединицы младшего разрядатольпорядком. Это позволяет при любых значе- ко для мантиссы результата, формируемой в

1784971

15 прямом коде (получаемый код нормализации либо равен истинному, либо больше его на единицу младшего разряда). Код.нормализации для мантиссы, формируемой в дополнительном коде, предсказывается 5 неверно, однако он в дальнейшем в устройстве.не используется; т.к. не передается на выход 68 коммутатора 19. При сложении мантисс двух операндов (операнды могут быть как нормализованными, так и ненор- 10 малйзованными) код нормализации мантиссы результата можно определить по функциям" транзита переноса с точностыю до-единицы младшего разряда (предсказанный код равен истинному либо боль- 15 ше его на единицу младшего разряда). При вычитанйи мантисс двух операндов функций генерации переноса используются для формирования кода маски, а код нормализации мантиссы результата определяется 20 па маскированным функциям транзита переноса с точностью до единицы младшего разряда(предсказанный код равей истинно- . му, либо больше его на единицу младшего разряда). . .:,: . . . 25

Коммутатор 19 предназначен для выбора с выходов 64, 65 узлов соответственно 5, 6 предсказанного кода нормализации мантиссы в прямом коде. Коммутатор 19 может быть реализован на элементах 2И-2ИЛИ. "30

Узел 28 управления коммутатором (фиг.5) управляет работой коммутатора 19, причем на его выходе 731(73 ) формируется уровень логической единицы в случае необ. ходимости пропуска на выход 68 коммутато- 35 ра 19 информации с выхода 64 узла 5 (с выхода 65:узла 6). При выполнении операций сложения-вычитания без нормализации мантиссы результата на вход 37 устройства поступает уровень логического нуля, пад 40 действйем которого на выходах 73>, 73г узла

28 формируются нулевые уровни, В этом . случае на выход 68 коммутатора 19 выдает- ся нулевая.информация независимо от значений на выходах 64, 65 узлов 4;5. Узел 28 45 управления коммутатором может быть реализован на двух элементах 2И, KBK зто показано на фиг.5.

Сдвигатель 13, коммутатор 20 и узел 29 60 управления коммутатором обеспечивают виполнение нормализующего сдвига ман- тиссы результата.

Сдвигатель 13 выполняет сдвиг влево мантиссы результата, поступающей 55 с вйхода 67 коммутатора 18,.по коду нормализации, поступающему с вь1хода 68 коммутатора 19. Сдвигатель 13, как и сдвигатель12, может быть реализован известными способами.

Коммтуатар 20 выполняет корректирующий сдвиг мантиСсы результата вправо на один разряд (на тетраду) в случае нарушения нормализации влево либо riðè сложении мантисс на сумматорах 1, 2 (значения пере-. носов на выходах 62, 63 равны "1" при.значении уровня логического сигнала на выходе 52 узла 24 равном "0") либо при нормапизирующем сдвиге на сдвигатепе 13 из-за неправильно предсказанного кода нормализации (на выходе 70 старшего дополнительного разряда сдвигателя 13 сфор-" мирован уровень логической единицы), при этом в старший разряд мантиссы результата са входа 36 устройства вводится код "0001", В противном случае информация через коммутатор проходит транзитом. Коммутатор

20 может бйть реализован на элементах И, ИЛИ, НЕ.

Узел 29 управления коммутатором управляет работой коммутаторов 20, 21, причем в случае необходимости корректи-. рующего сдвига мантиссы вправо на шест.надцатеричный разряд (на одну тетраду) на вход коммутатора 21 передается результат с выхода 78 вычитателя 11. Узел 29 управления коммутатором может быть реализован на элементе 2И и элементе 2ИЛИ (3).

Сумматор 3, вычитатепи 10, 11 и коммутатор 21 обеспечивают быстрое внесение корректирующей поправки в порядок результата при выполнении нормализующего сдвига влево мантиссы на сдвигателе 13 л корректирующего сдвига вправо мантйссы нэ коммутаторе 20.

Сумматор 3 предназначен для внесения в порядок результата корректирующей поправки "+1", которая необходима при нарушении нормализации влево мантиссы результата либо при сложении мантисс йа сумматорах 1; 2 либо прй нормализирующем сдвиге на сдвигателе 13 в связи с неточным предсказанием кода нормализации.

Сумматор 3 может быть построен любым из известных способов.

Вычитатель 10 вычитает из большего порядка операндов, поступающего с выхода

49 коммутатора 16, значение кода нормализации, поступающего с выхода 68 коммутпTQp8 19.

Вычитатель 1 вычитает иэ большего порядка операндов с учетом его предварительной поправки на "+1" в сумматоре 3, значенйе кода нормализации, поступающее с выхода 68 коммутатора 19, Вычитатели 10. 11 могут быть реализованы различными способами, например на сумматорах с инверторами.

Коммутатор 21 предназначен дпя выдачи на выход 41 устройства конечного значе1784971

17 .:18 ния порядка результата либо с выхода,77 меньшей по модулю мантиссы операндов. вычитателя 10, либо с выхода 78 вычитателя При сложении мантисс коммутатор 22 всег11 под управлением сигнала,.сформирован- да йропускает, например, мантйссу с выхоного на выходе 75 узла 29 управления ком- да 48, а коммутатор 23- с выхода 51. мутатором. Коммутатор 21 может быть 5 -:. Узел 25 сравнейия"четностей.преднаэреализован на элементах 2И-2ИЛИ.. . .:.. ..: начен для контроля сдвигателя 13 и коммуСумматор 4, узел 7 предсказания кода: татора 20 путем сравйения предсказанной. нормализации,"коммутаторы 22, 23, узел 25. и фактической четностей мантиссы резуль- сравнения четностей и узел 26 поразрядно-: тата. Предсказанйая .четность мантиссы

re сравнения обеспечивают полный конт- 10 результата определяется четностью резульфоль устройства. Сумматор 4 и узел 7 тата на выходе 67коммутатора18(перенрс предсказания кода нормализации предназ- учитывается только при сложении мантисс начены для формирования дублирующих: сигналом на выходе 74 узла 29 управления. результатов для мантисс результатов, пол- коммутатором). Предсказан ная четкость учаемых на выходах соответственно 67 и 68 15 формируется на выходе 85 узла 82 свертки коммутаторов 18 и 19. При сложении ман- по модулю два (фиг,З). Фактическая четтисс операндов фактически дублируется.ра- ность результата формируется на выходе 86 бота обоих сумматоров 1, 2 и узлов 5, 6: узла 83 свертки по модулю два.-Сравнение предсказания кода нормализации (то есть в фактической и предсказанной четкостей реустройстве осуществляется троирование), а 20 зультата производится в узле 84 свертки по при вычитании — только работа одйого иэ модулю два. сумматоров 1 и 2, на выходе которого ре- : " .Узел 26 поразрядного сравнения предэультат сформирован в прямом коде, и соот- назначей для контроля функционирования ветствующего ему узла предсказания кода. сумматоров 1, 2, узлов 5, 6 предсказания йормализации..-:..:;:. 25 кода нормализации и коммутаторов 18. 19

Сумматор 4 предназначен для сложе- прй сложении-вычитании мантисс операнния-вычитания мантисс операндов, посту- дов путем поразрядного сравнения значепающих на его входы с выходов 79, 80 - ния мантиссы результата на выходе 67 коммутаторов соответственно 22, 23. При. коммутатора 18 и дублирующего значения вычитании мантисс-на выход 79 всегда по- 30 мантиссы результата на выходе 55 сумматодается большая по модулю мантисса опе-: ра 4, значения предсказанного кода нормаранда„ а йа выход 80 — меньшая по модулю лиэации на выходе 68 коммутатора 19 и .мантисса операнда. поэтому на. выходе 55 . дублирующего значения предсказаного косумматора 4 результат всегда будет положи- . да нормализации на выходе 66 узла 7 предтельный в прямом коде. При сложении ман- 35 сказания кода норализации, а также урсс порядок их поступления на входы сравнения сигналов переноса на выходах сумматора 4 произвольный, Режим работы . 62, 63 сумматоров 1, 2 с учетом управляющесумматора 4 определяется уровнем логиче- го сигнала на выходе 52 узла 24 обработки

Ского сигнала, поступающего на его вход знаков. Узел 26 поразрядного сравнения режима с выхода 52 узла 24 обработки зна- 40. может быть реалйзован в соответствии с

Мов. Сумматор 4 может быть построен лю : фиг.4. дым из известных способов, - .::- Устройство для сложения-вычитания чиУэел 7 предсказания кода нормалиэа-: сел с плавающей апятой работает следуюции обеспечивает предсказание дублирую-... щим образом. щего кода нормализации для мантиссы 45 результата, формируемого на сумматоре 4. ::: На входы 30, 31 устройства поступают

Он по построению и функционированию: значения мантисс первого и второго опеаналогичен узлам 5, 6 предсказания кода рандов соответственно. На входы 32, ЗЗ усИормалиэации. . " :::: ;-тройства поступают значения порядков

Коммутаторы 22, 23 управляются сигйа- 50 первого и второго операндов соответственяом с выхода 72 узла 27 управления комму-" но. На входы 34, 35 устройства поступают татором, Коммутаторы 22, 23 могут быть: значения знаков мантисс- первого и вторбалиэованы на элементах 2И-2ИЛИ. как рого операндов соответственно. На вход йоказано на фиг.3 для коммутатора 22; 36 режйма устройства.йоступзет уровень

При вычитании мантисс коммутатор 22 55 логического нуля при выполнении операпредназначен для выбора с выхода 48 ком- . ции "сложение" и уровень логической едимутатора 15 илил выхода 51 сдвигателя 12 ницы - при выполнении операции большей по модулю мантиссы опернадов; а .."вычитание". Исходные операнды могут коммутатор 23 — для выбора с выхода 48 быть как нормализованными, так и неноркоммутатора 15или выхода 51 сдвигателя 12 мализованными.

1784971

Вычитатели 8, 9 определяют разность между порядками первого и вторбгб ofl8 рандов. На выходе 45 вычитателя 8 формируется уровень логического нуля при большем порядке первого операнда, и уро- 5 вень логической единицы — при большем порядке второго операнда. Под управлением сигнала на выходе 45 вычитателя 8 ком.мутаторы 14, 15 пропускают на свои выходы

47, 48 мантйссы операндов с меньшим и с 10 большим порядками соответственно, коммутатор 16 прапускэет на выход 49 больший порядок, а коммутатор 17 — положительную разность порядков операндов в прямом коде, которая далее поступает на вход величи- 15 ны сдвига сдвигателя 12, на котором производится выравнивающий порядки операндов сдвиг вправо мантиссы операнда с меньшим порядком., Узел 24 в соответствии с информацией 20 на входах 34-36 формирует на выходе 52 уровень логического нуля (при неободймо- . . сти выполнения сложения мэнтисс операн дов) или логической единицы (при необходимости выполнения вычитания ман- 25 тисс операндов).

Под управлением сигнала на выходе 52 узла 24 в сумматорах 1, 2 начинается сложение (вычитание) мантисс операндов, а параллельно в узлах 5, 6 предсказания кода 30 нармализацйй riî зйэ 1ениям по Ъ|рф ных функций транзита переноса, поступающих с выходов 59, 60,сумматоров 1, 2 и замаскиро. ванных с учетом значений поразрядных . функций генерации переноса. поступающих 35 с выходов 56, 57 сумматоров 1, 2, формируются два кода нормализации, котоыре совпадают при сложении мантисс (зти коды равны истйнному или больше его нэ единицу младшего разряда). При сложении ман- 40 тиссы результата на выходах 53, 54 сумматоров 1, 2 формируются всегда в пря- . мом коде. При вычитании на одном из сумматоров мантисса результата формируется в прямом коде, а на другом сумма горе — в 45 .дополнительном коде. Код нормализации, предсказанный для мантиссы, формируе-. . мой в прямом коде, точен или больше на единицу истинного, Код нормализации, предсказайный для мантиссы, формируе- 50 .. мой в дополнительйом коде, неправильный и в дальнейшем не используется.

При вычитании майтисс в зависимости . от формируемых на выходах 62, 63 сумматоров 1, 2 уровней логических сигналов комму- 55 таторы 18, 19 под управлением узлов 27, 28

yhpàâëåíèÿ коммутатором пропускают нэ выходы 67, 68 мантиссу результата, сформи. рованную в прямом коде и ее предсказанный код нормализации соответственно, узел 24 формирует значение знака мантиссы результата, которое поступает на выход

42 устройства. При сложении мантисс коммутаторы 18, 19 под управле нием узлов 27, 28 управленйя коммутатором пропускают на выходы 67, 68 мантиссу результата, сформированную-в прямом коде, с выхода 53 сумматора 1 и ее предсказанный код норма-. лизации с выхода 64 узла 5 предсказания кода нормализации соответствейно.

В случае выполнения операции сложения (вычитания) без нормализации (на входе

37 разрешения нормализации устройства в атом случае присутствует уровень логического нуля) на выходе 68 коммутатора 19 формируется нулевой код нормализации мантиссы результата.

Нэ сдвигателе 13 выполняется нормализируюший сдвиг мантиссы результата, по- . ступающей с выхода 67 коммутатора 18 влево на величину предсказанного кода нормализации, поступающего нэ вход величины сдвига сдвигателя 13 с выхода 68 коммутатора 19, Параллельно с работой сдвигателя 13 на вычитателях 10, .11 из значения большего порядка операндов (больший порядок сформирован на выходе 49 коммутатора 16) вьчитается значение и редсказанного на выходе 68 коммутатора 19 кода.нормализации, йричем сумматор 3 осуществляется корректирующую поправку "+1".

В случае отсутс"гвия нарушения нормализации мантиссы результата влево под управлением узла 29 уйравления коммутатором коммутатор 20 пропускает нэ выход

40 устройства значение мантиссы результата с выхода 69 сдвигателя 13, а коммутатор.

21 пропускает на выход 41 устройства значение порядка результата с выхода 77 вычитателя 10.

В случае. нарушения нормализации мантиссы результата влево (зто происходит, когда на выходе 62 сумматора 1 формируется уровень логической единицы при установленном нэ выходе 52 узла 24 уровне логического нуля. или же когда на выходе 70 сдвигэтеля 13 формируется уровейь логической единицы вследствие неточного предсказания кода нормализации), на выходе

75 узла 29 управления коммутатором формируется уровень логической единицы; под действием которого коммутатор 20 осуществляет корректирующий сдвиг впра- . во на одну шестнадцатеричную цифру (тетраду) значения мантиссй результата, поступающей с выхода 69 сдвигателя 13, с внесением в старшие разряды цифры "1" (тетрады "0001"), а коммутатор 21 пропускает на выход 41 устройства значение порядка

1784971

21... 22 результата с выхода 78 вычитателя 11 (поря- сумматор 4, узел 7 предсказания кода йордок с корректирующей поправкой "+1"). мализации, коммутаторы 23; 24 и узел 26

Контроль функционирования уст- поразрядног0 сравнения осуществляют ройства осуществляется одновременно полный контроль сумматоров 1, 2, узлов 5, 6 с выполнением в устройстве операции и 5 предсказания кода нормализации и коммуорганизованы следующим образом. таторов 18, 19.

По сигналу на выходе 52 узла 24 и сиг- .. Для осуществления контроля. Сдвигате- . налам с выходов 62, 63 сумматоров 1, 2 ля13и коммутатора20.вузел 25сравнения формируется сигнал на выходе 72 узла 27 четйостей поступает. информация с выхода управления коммутатором, йод управлени- 10 67коммутатора18, с выхода 74 коммутатора ем которого коммутаторы 22, 23 при вычита- 20 и с выхода 74 узла 29 управления коммунии.мантисс пропускают на выходы 79, 80 . татором. B узле 82 свертки по модулю:два соответственнобольшуюи меньшую помо- формируется значейие предскаэываемой дулю мантиссы операндов, а при сложении мантиссы результата. Фактическая четмантисс пропускают на выходы 79, 80 co" 15 ность мантиссы результата формируется на ответственно мантиссы операндов с выхо- : выходе 86 узла 83 сверткй по модулю два на да 48 коммутатора 15 и с выхода 51 основании информации с выхода 71 коммусдвигателя 12. " татора 20(на выход71 подается.идополниflop управлением сигнала на выходе 52 тельная цифра). Сравнение йредсказанной узла 24 в сумматоре 4 начинается сложение 20 (выход 85 узла 82) и фактической (выход 86 (вычитание) мантисс операндов (при вычи- узла 93) четностей мантиссы результата тании из большей по модулю мантиссы всег-.: производится на узле 84 свертки по модулю да вычитается меньшая по модулю), а два. Результат этого сравнения поступает параллельно в узле 7 предсказания кода на первый разряд 43> выхода 43 признака нормализации по значениям поразрядных 25 ошибки устройства, функцийтранзитапереноса,поступающихс Таким образом, в предлагаемом уст.выхода 61 сумматора 4 и замаскированных: . ройстве для сложения-вычитанйя чисел с с учетом значений поразрядных функций ге- плавающей запятой по сравнению с.устройнерации переноса, поступающих с выхода . ством-.прототипом повышается достовер58 сумматора 4, формируется дублирующий 30 ность формируемых на выходе результатов код нормализации. Код нормализаций, за счет организации контроля вычитания предсказанный .для дублирующей мантис- мантисс (в прототипе осуществляется контсы, формируемой всегда в прямом коде,-то- роль только сложенйя мантисс), быстродейчен или больше на единицу истинного. В ствие.устройства остается без изменения, прямом коде всегда формируется идублиру- 35 ющая мантисса результата на выходе 55 . Ф о р мул а изобретен и я сумматора 4, В узел 26 поразрядного сравнения rio- Устройство для-сложения- вычитания чиступЭет информация с выходов 67, 68: сел с плавающей запятой, содержащее три коммутаторов 18, t9, с выходов 62, 63 сум- 40. сумматора, дваузла предсказания кода норматоров 1, 2, с выхода 55 сумматора 4 и с . малиэации, четыре вычитателя. два сдвигавыхода 66 узла 7 предсказания кода норма- . теля, восемь коммутаторов, три .узла лизации, Нагруппе87элементовИСКЛОЧА- .управления коммутатором; узел обработки

ЮЩЕЕ ИЛИ" производится поразрядное . знаков, узел сравнения четностей и узел посравнение значений мантиссы на выходе 67. 45 разрядного сравнения, причем вход мантискоммутатора 18 и дублирующей мантиссы сы- первогооперандаустройствасоединенс на выходе 55 сумматора 4. На группе 88 . первь1ми информационными входами перэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ произво- - вогои второго коммутаторов, вторыеинфордится поразрядное сравнение выбранного мационные входы которых соединены с на выходе 68 коммутатора 19 кода нормали- 50 входом мантиссы второго операнда устройзации с дублирующим кодом нормализации. ства, вход порядка первого операнда като на.выходе 66 узла?. На узле 89 свертки по рого соединен с первым информационным модулю два производится свертка по моду- входом третьего коммутатора, с входом . лю два значений переносов на выходах 62, уменьшаемого первого.вычитателя и с вхо.63 сумматоров 1, 2 с значением управляю- 55 дом вычитаемого второго вьМитателя, вход щего сигнала на выходе 52 узла 24. Сигналы порядка второго операйда устройства соенесовпадения на выходах 91-93 объединя- динен с вторым иьгформационным входом ются на группе 90.элемнетов ИЛИ, выход третьего коммутатора; с входом вычитаемо43 которой ялвяется вторым разрядом вы- to первого вычитателя и с входом уменьшахода 43 признака ошибки. Таким образом, емого второго вычитателя, выход второго

1784971

20

40 вход которого соединен с выхбдом третьего коммутатора и с входом уменьшаемого 45

55 вычитателя соединен с первым информационным входом четвертого коммутатора, второй информационный вход которого соединен с выходом разности первого вычитателя, выход заема которого соединен с управляющими входами коммутаторов с первого по четвертый и-с первым входом узла обработки знаков, второй, третий и четвертый входы которого соединены с входамй знака мантиссы первого операнда, знака мантиссы второго операнда и режима устройства соответственно, первый и второй входы первого узла предсказания кода нормализации" соединены с выходом функций генерации переноса и с выходом функций транзита переноса первого сумматора соответственно, первый и второй.входы второго узла предсказания кода нормализаций соединены с выходом функций генерации переноса и с выходом функций транзита переноса второго сумматора соответственно, выход суммы первого сумматора соединен с первым информационым входом пятого коммутатора, выход суммы второго сумматора соединен с вторым информационным входом пятого коммутатора, выход первого узла предсказания кода нормализации соединен с первым информационным входом шестого коммутатора, выход второто узла предсказания кода нормализации соединен с вторым информационным входом шестого коммутатора, выход первого коммутатора соединен с информационным входом первого сдвигателя, вход величийы сдвига которого соединен с выходом четвертого коммутатора. выход второго коммутатора соединен с первым входом первого сумматора, второй вход которого соединен с выходом первого сдвитателя и с первым входом второго сумматора, второй вход которого соединен с первым входом первого сумматора, вход уровня логической единицы устройства соединен с первым входом третьего сумматора, второй третьего вычитателя, вход вычитаемого которого соединен с входом вычитаемого четвертого вычитателя, выходом шестого коммутатора и с входом величины сдвига второго сдвигателя, информационный вход которого соединен с выходом пятого коммутатора, управляющий вход которого соединен с выходам первого узла управления коммутатором, первый выход второго сдвигателя соединен с первым информационным входом седьмого коммутатора, выход которого соединен с первым входом узла сравнения четнестей, выход которого является выходом первого разряда признака ошибки устройства, выход мантиссы результата которого соединен с выходом старших разрядов седьмого коммутатора, второй информационный вход старших и младших разрядов которого соединен с входом константы устройства и с первым выходом второго сдвигателя соответственно, выход знака мантиссы результата соединен с первым выходом узла обработки знаков, пятый вход которого соединен с выходом переноса первого сумматора, с первыми входами первого и третьего узлов управления коммутатором и с первым входом узла поразрядного сравнения, управляющий вход которого соединен с вторыми входами первого и третьего узлов управления коммутатором, с управляющими входами первого и второго узлов предсказания кода нормализации, с входами переносов первого и второго сумматоров, с входами режима первого и второго сумматоров и с вторым выходом узла обработки знаков, шестой вход которого соеди-. нен с выходом переноса второго сумматора, с третьим входом первого узла управления коммутатором и с вторым входом узла по5 разрядного сравнения, выход которого является выходом второго разряда признака ошибки устройства, вход разрешения нормализации которого соединен с первым входом второго узла управления коммутатором, выход которого соединен с управляющим входом шестого коммутатора, второй вход узла сравнения четностей соединен с первым выходом третьего узла управления коммутатором, третий вход которого соединен с вторым

5 выходом второго сдвигателя, управляющий вход седьмого коммутатора соединен с вто- . рым выходом третьего узла управления коммутатором и с управляющим. входом восьмого коммутатора, первый информационный вход которого соединен с выходом третьего вычитателя, выход третьего сумматора соединен с входом уменьшаемого четвертого вычитателя, выход которого соединен с вторым информацйонным входом восьмого коммутатора, выход которого . является выходом порядка результата устройства, отл йча ю щеес я тем, что,с . целью повышения достоверности формируемых в устройстве результатов, оно допол0 нительно содер>кит четвертый сумматор, третий узел предсказания кода нормализации, девятый и десятый коммутаторы, причем первые информационные входы девятого и десятого коммутаторов соединены с выходом второго коммутатора, выход девятого коммутатора соединен с первым входом четвертого сумматора, второй вход которого соединен с выходом десятого коммутатора, вторые входы девятого и десятого коммутаторов соединены с выходом первого

1784971

ЪО сдвигателя, управляющие входы девятого и десятого коммутаторов соединены с выходом первого узла управления коммутатором и с вторым входом второго узлауправления коммутатором, первый и второй входы третьего узла предсказания кода нормализации сбединены с выходами функций генерации переноса и транзита переноса четвертого сумматора соответственно, выход суммы четвертого сумматора соединен с третьим входом узла поразрядного сравнения, четвертый вход которого соединен с выходом пятого коммутатора и с третьим входом узла сравненйя четноСтей, входы переноса и режима четвертого сумматора и управляющий

5 вход третьего узла предсказания кода нормализации соединены с вторым выходом узла обработки знаков, выход третьего узла предсказания кода нормализации соединен с пятым входом, узла поразрядного

10 сравнения, шестой вход которого соединен с выходом шестого коммутатора.

1784971

1784971

Составитель А. Синяк

Техред М.Моргентал Корректор: A. Лукач

Редактор Н.:Коляда

Производственно-издательский комбинат "Патент", r, Ужгород, ул,Гагарина, 101

Заказ 4365 . Тираж . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5