Устройство для сопряжения магистрали микроэвм с магистралью периферийных устройств
Изобретение откосится к вычислительной технике и может быть использовано в многопроцессорных вычислительных комплексах , Целью,настоящего изобретения является расширение функциональных возможностей устройства, за счет обеспечения возможности подключения к устройству магистрали периферийных устройств , не совпадающей по типу с магистралью микроЭВМ. Цель достигается тем,, что в устройство, содержащее коммутатор управляющих сигналов, триггер управления , первый коммутатор управляющих сигналов , узел усилителей управляющих сигналов и элемент НЕ, введены два коммутатора управляющих сигналов, блок преобразования управляющих сигналов, блок обработки прерывания, элемент И, элемент И-НЕ, элемент ИЛИ, два приемника управляющих сигналов и четыре передатчика управляющих сигналов. 2 з.п. ф-лы, 3 ил.
09> 0 ) COIO3 СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
1 .. - 2 (21)4822440/24 . ляется расширение функциональных воз(22) 07.05.90 ..::: . можностей устройства. за счет обеспече(46) 30.12.92, Бюл, %48, . ния возможности подключения к
{71) Л-ьвовский научно-исследовательский устройству магистрали периферийных устрадиотехнический институт: :ройств, не совпадающей по типу с магист.(72) М.В,Купчак, А,И.Хуторный и В.Н.Гура ралью микроЭВМ. Цель достигается тем„ (56)1. Авторское свидетельство СССР .:: что в устройство, содержащее коммутатор
М 1367018, кл. 8 06 F 13/00, 1986. - -" управляющих сигналов, триггер управле. 2. Авторское свидетельство СССР :, ния, первый коммутатор управляющих сигМ 1508220, кл. G 06 F 13/00, 1988.: .. налов, узел усилителей управляющих (54) YCTPOIilCTBO Для СОПРяжЕНИй МА- . сигналов и элемент НЕ, ВВедгены два коммуГИСТРАЛИ МИКРОЭВМ С МАГИСТРАЛЬЮ .: татара управляющих"сигналов, блок преобПЕрифЕРИЙНЫХ устРОйств .. -. : .разования управляющих сигналов, блок (57) Изобретение относится к вычислитель -: обработки прерывания, элемент И, элемент ной технике и может быть использовано в И-НЕ, элемент ИЛИ; два приемника управмногопроцессорных вычислительных комп- ляющих сигйалов и четыре. передатчика уплексах. Целью, настоящего изобретения яв- . равляющих сйгналов. 2 з.п. ф-лы, 3 ил.
Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных комплексах, Известно устройство для сопряжения центральной магистрали с периферийными магистралями, содержащее коммутатор информационных сигналов, узел усилителей управляющих сигналов, элемент ЙЕ и триггер управления (1). л
Недостатком этого устройства являются ограниченные функциональные возможности, связанные с невозможностью обеспечения режима прямого доступа к памяти микроЭВМ и необходимостью подключения к центральной магистрали периферийного мий ,устройства, имеющего магистрал ь. однотипную с центральной
Наиболее близкйм к-предлагаемому . - устройству является устройство для. сопряжения магистрали микроЭВМ с маги стралью йериферийных устройств,: M содержащее коммутатор информационных (Я сигналов, элемент НЕ, узел усилителей упраелялнщих сигнллее, триггер-уйррегеления, коммутатор управляющих сигналов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер захвата магистрали, причем первая и вторая группй информационнь(х входов — выходов коммутатора информационйых сигналов являются соответствующими группамй входов-выходов устройства для подключения к информационным шинам магистралей микроЭВМ и периферийных устройств, вход и
3 4 выход элемента НЕ соединены первым и мутатор управляющих сигналов, первые и вторым входами выбора направления ком.- вторые группы информационных входовмутатора инфор формационных сигналов, riep- выходов которых являются соответствуювые и вторые группы входов и выходов узла щими группами входов-выходов устройства правляющих сигналов являют- 5 для подключения к магистралям микрося соответствующими группами входов и ЭВМи периферийныхустройств, узелусив стройства для подключения к лителей управляющих сигналов, первые группам входных и выходных шин магистра- группы информационных вход лр микро ЭВЙ и группам выходных и вход- дов которого являются соответствующими ных шин магистрали периферийных 10 группами входов ивыходовустройствадля устройств, выход триггера управлейия сое- подключения к магистрали микроЭВМ, а динен с разрешающими входами коммута- вторые группы его информационных входов тора информационных сигналов и узла и выходов являются соответствующими усилителей управляющих сигналов, а вход группами входов и выходовустройства для установки, синхровход и информацион- 15 подключения к магистрали перифериййых ный вход являются соответствующими вхо- устройств, триггер управления, информадами устройства для йодключения к шинам ционный вход которого является входом установки и синхронизации обмена маги- пуска устройства, элемент НЕ, причем страли микроЭВМ и входу пуска устройст- прямой выход триггера соедийен с входава, первая и вторая группы входов-выходов 20 ми разрешения первого коммутатора упкоммутатора управляющих сигналов явля- равляющих сигналов, узла усилителей ются соответствующими группамй входов- управляюЩих. сигналов и сумматора ин-. выходов устройства для подключения к. формационно-адресных сигналов, первый уйравляющим шинам магистрали" микро- вход выбора направления которого подЭВМ и магистрали периферийных уст- 25 ключен к выходу элемента НЕ, введены ройств, а первый и второй входы выбора второи и третий коммутаторы управляюнаправления подключены соответственно щих сигналов, блок преобразования управ-к инверсному и прямому вь ходам триггера ля ющих сигналов, блок обработки захвата магистрали; информационный - г1рерывания, элемент И, элемент И-НЕ; элевход и синхровыход которого являются co 30 мент ИЛИ, два приемника управляющих ответстьенно входами устройства для под- сигналов, четыре передатчика -управляюлючения к шине разрешения запроса щих сйгналов, причем выходы элементов Имагистрали микроЭВМ in шине подтверж- НЕ и ИЛИ соединены соответственйо с дения запроса магистрали периферийных первым и вторым входами элемента И; выустройств, первый вход элемента ИСКЛ Ю- 35 ходом подключеного ко второму входу выбоЧАЮЩЕЕ ИЛИ является входом устройст- ра направления кОммутатора ва для подключения к шине чтения данных информационно-адресных сигналов и входу магистрали микроЭВМ, инверсный выход элемента НЕ, группы информационнйх вхо триггера захвата магистрали соединен с дов-выходов второго и третьего коммутат<вторым входом элемента ИСКЛ!ЮЧАЮ- 40 ров управляющих сигналов являются
ЩЕЕ ИЛИ, выходом соединеййого с вхо-.. соответствующими группами входов-выходом. элемента НЕ (2), . дов для подключения кмагистрали микроНедостатком данного устройства явля- ЭВМ и периферийных устройств, а группы ются ограниченные функциональные воз- информационных входов и группы выхоможности из-за того, что к центральной 45 дов — соответственно С первой и второй магистрали могут быть подключены. только группами выходов, второй и первой группапериферийные устройства, имеющие маги- ми информационных входов блока преобрастраль, однотипную с центральной.. зования управляющих сигналов, первый и второй вйходы которого- соединены соотЦель изобретения — расширение функ- 50 ветственно с информационными входами циональных возможностей устройства за первого и второго передатчика управляюсчет обеспечения возможности подключе- щих сигналов, а входы блокировки и ответа ния к устройству магистрали периферийнйх — соответственно с первым и вторым выхоустройств, не совпадающей llo типу с маги- дами блока обработки прерывания, третий, стралью микроЭВМ. 55 четвертый выходы которого соединены соПоставленая цепь достигается тем, что ответственно с информационными вход.,а устройство для сопря>кения магистрали ми третьего и четвертого передатчиков микроЭВМ с магистралью периферийных управляющих сигналов, а входы выборки и устройств, содержащее коммутатор инфор- запроса прерывания блока обработки пр»мационно-адресныхсигналови первыйком- рывания подключены к выходам первого л
1784985 сигналов, третьим входом элемента И- 50
НЕ и вторым входом элемента ИЛИ, установочный вход триггера управления. соединен со второй группой выходов узла усилителей управляющих сигналов, вход адреса вектора блока обработки прерывания является входом задания адреса вектора прерывания устройства, при этом блок преобразования управляющих сигналов содержит три элемента ИЛИ, три элемента И-НЕ, четыре. элемента И, пять второго приемников управляющих сигналов. входы которых являются соответствующими входами устройства для подключения к магистрали микроЭВМ и магистрали периферийных устройств, выходы первого, второго и третьего передатчиков являются соответствующими выходами устройства для подключения к магистрали микроЭВМ, инверсный выход триггера управления соединен с разрешающими входами третьего и четвертого передатчиков управляющих сигналов, выход последнего является выходом устройства для поДключения к магистрали периферийных устройств. разрешающие входы первого и второго передатчиков управляющих сигналов соединены с первой группой выходов узла усилителей управляющих сигналов, первым входом выбора направления первого и входом выбора. направления третьего коммутатора управляющих сигнаnos, разрешающие входы второго и третьеro коммутаторов управляющих сигналов соединены с прямым выходом триггера управления. синхровход которого подключен к синхровходу блока обработки .прерывания и третьему выходу блока преобразования управляющих сигналов, вход нулевого разряда адреса которого и адресный вход блока обработки прерывания подключены к первой группе информационных входов-выходов коммутатора информационно-адресных сигналов, вход чтения данных блока обработки прерывания соединен с первой группой информационных входов-выходов первого коммутатора управляющих сигналов и первым входом элемента И-НЕ, вторым входом подключенного к четвертому выходу блока преобразования управляющих сигналов, вход чтения данных которого соединен с первым входом элемента ИЛИ и со второй группой информационных входов-выходов первого коммутатора управляющих сигналов, второй вход выбора направления которого соединен со второй группой выходов узла усилителей управляющих сигналов, входом выбора направления второго коммутатора управляющих
40 элементов задержки, два элемента НЕ, два триггера и два элемента ИЛИ-НЕ, первую и вторую группы информационных входов блока, первую и вторую группы выходов блока, вход блокировки блока, входы нулевого разряда адреса, ответа и чтения блока, с первого по четвертый выходы блока, причем выходы первых элементов ИЛИ и
И-НЕ, первый вход, первого элемента
ИЛИ соединены соответственно с входом первого элемента задержки и первым входом первого элемента И,квыход первого элемента НЕ соединен с первым входом второго элемента И-НЕ, выходом подключенного че рез второй элемент задержки к первому входу третьего элемента И-НЕ, второй вход которого соединен с инверсным выходом первого триггера, синхровходом подключенного к выходу третьего элемента задержки, прямой и инверсный выходы второго триггера соединены с первымй входами второго и третьего элементов И соответственно, выходы которых подключены к первым входам первого и второго элементов ИЛИ-HE соответственно, вторые входы которых подключены к выходу второго элемента
НЕ, выход четвертого элемента задержки соединен с первым входом второго элемента ИЛИ, выход которого является первым выходом блока, выход пятого элемента задержки соединен с первым входом четвертого элемента И, второй вход которого является входом блокировки блока, первый вход и выход третьего элемента ИЛИ и являются соответственно входом ответа и четвертым выходом блока, вход чтения блока соединен со вторым входом второго элемента ИЛИ и является вторым выходом блока, выходы первого элемента И, первого элемента задержки, четвертого элемента И и соответствующий разряд второй группы информационных входов блока образуют вторую группу выходов блока, первый и второй входы первого элемента И-НЕ, соединенные соответственно с первым и вторым входами первого элемента ИЛИ, второй вход первого элемента И и вход пятого элемента задержки, соединенный с третьим выходом блока, образуют вторую группу информационных входов блока, вход сброса первого триггера, соединенный с синхровходом второго триггера, входами первого элемента HE и третьего элемента задержки, второй вход второго элемента
И-НЕ, соединенный с информационным входом первого триггера, с вторыми входами второго и третьего элементов И, выход второго элемента НЕ, соединенный с входом четвертого элемента задержки, и вто1784985 рой вход третьего элемента ИЛИ образуют первую группу информационных входов блока, выходы первого элемента ИЛИ-НЕ и второго элемента ИЛИ-НЕ, выходы третьих элементов И-НЕ и ИЛИ и вход первого эле- 5 мента HF, соединенный с перцой группой информационных входов блока, образуют первую группу выходов блока, а блок обработки прерываний содержит вход задания адреса для считывания вектора, дешифра- 10 тор адреса, триггер, первый и второй элементы И, с первой по третью линии" задержки, элемент НЕ, адресный вход, вход выборки, синхровход блока, входы чтения блока и запроса прерывания, с первого по 15 четвертый выходы блока, причем синхровход триггера соединен через первый элемент задержки с синхровходом блока и входом сброса триггера, информационным входом и прямым выходом подклю- 20 чен ного соответственно к выходу дешифратора адреса и первому входу первого элемента И, выход которого через второй и третий элементы задержки соединен с четвертым и вторым выхода- 25 ми блока, первый вход второго элемента
И соединен через элемент «-«Е с выходом первого элемента И, а выход — является третьим выходом блока, вторые входы первого и второго элементов И и инверсный 30 выход триггера являются соответственно входами чтения и запроса прерывания и первым выходом. блока.
Сопоставимый анализ с прототипом показывает, что заявляемое устройство отли- 35 чается наличием новых элементов, а именно, двух коммутаторов управляющих сигналов, элемента ИЛИ, элемента И-НЕ, элемента И, элемента Н Е, блока преобразования управляющих сигналов, блока 40 обработки прерываний, четырех магистральных передатчиков управляющих сигналов, двух приемников управляющих сигналов и их связей с другими элементами. Таким образом; заявляемое устройст- 45 во соответствует критерию изобретенйя
"новизна", Сравнение заявляемого решения с, другими техническими решениями показывает, что все указанные элементы аиро- 50 ко известны. Однако, при их. введении, в указанной связи с другими элементами схемы, в устройство для сопряжения магистрали микроЭВМ с магистралью периферийных устройств они приводят к 55 расширению функциональных возможностей предлагаемого устройства сопряжения.
Расширение эксплуатационных возможностей получается за счет того, что периферийные устройства, подключаеМые к шине МПИ по ГОСТ 26765.51-.86 можно подключить к системной магистрали микроЭВМ "Электроника МС0585".
На фиг.1 представлена функциональная схема устройства для сопряжения магистрали микроЭВМ с магистралью периферийных устройств; на фиг,2 — функциональная схема блока преобразования управляющих сигналов; на фиг.3— функциональная схема блока обработки прерываний.
Устройство для сопряжения магистрали микроЭВМ с магистралью периферийных устройств содержит (фиг.1) коммутатор
1 информационно-адресных сигналов, первый коммутатор 2 управляющих сигналов, узел 3 усилителей управляющих сиг-. налов, триггер 4 управления, элемент НЕ
5, второй 6 и третий 7 коммутаторы управляющих сигналов, блок преобразования управляющих сигналов 8. блок обработки прерывания 9, элемент И 10, элемент ИНЕ 11, элемент ИЛИ 12, первый 13 и второй 14 приемники управляющих сигналов, первый 15, второй 16, третий
17 и четвертый 18 передатчики управляющих сигналов, магистраль микроЭВМ
19, магистраль периферийных устройств
20; вход пуска устройства 21, вход задания адреса вектора прерывания 22, первые и вторые группы информационных входов-выходов коммутатора 1 информационно-адресных сигналов являются соответствующими группами входов-выходов устройства для подключения к магистрали 19 микроЭВМ и 20 периферийных устройств, первые и вторые группы информационных входов-выходов коммутатора 2 управляющих сигналов являются соответствующими группами входов-выходов устройства для подключения, к магистралям 19 микроЭВМ и 20 периферийных устройств и подсоединяются на магистралях 10 и 20 к линиям "Чтение данных" (в терминологии интерфейсов микроЭВМ и периферийных устройств — сигнал ДЧТ), и "В ы бор устройства" (BY), первые группы информационных входов и выходов узла усилителей управляющих сигналов 3 являются соответствующими группами входов и выходов уСтройства для подключения к магистрали
19 микроЭВМ и предназначены для передачи в устройство сигналов "Разрешение захвата магистрали" (РЗМ), "Установка" (YCT) и для передачи в магистраль 19 сигналов "Запрос магистрали" (3M), "Подтвеждение запроса" (ПЗ), "Авария источника питания" (АИП), вторые группы инфоомаци1784985 дами блока 9 обработки прерывания, третий, четвертый выходы которого соединены соответственно с информационными входами третьего 17 и четвертого
18 передатчиков управляющих сигналов, а входы выборки и запроса прерывания блока 18 обработки прерывания подключены к выходам первого 13 и второго 14 приемников управляющих сигналов, входы которых являются соответствующими входами устройства для подключения к магистрали 19
55 онных входов и выходов узла усилителей управляющих сигналов 3 являются соответствующими группами входов и выходов устройства для подключения к магистрали
20 периферийных устройств и предназна- 5 чены для передачи в устройство сигналов . ЗМ, ПЗ, АИП и для передачи в магистраль
20 сигналов Р3М и УСТ, информационный вход триггера.4 является входом пуска устройства, прямой выход триггера 4 соеди- 10 нен с входами разрешения первого коммутатора 2 управляющих сигналов, узла 3 усилителей управляющих сигналов и коммутатора 1 информационноадресных сигналов, первый вход 15 выбора направления первого коммутатора 1 информационно-адресных сигналов подключен к выходу элемента НЕ 5, выходы элементов И-HE 11 и ИЛИ 12 соединены соответственно с первым и вто- 20 рым входами элемента И 10, выходом подключенного ко второму входу выбо-. ра направления коммутатора t информационно-адресных сигналов и входу элемента HE 5, группы информационных. 25 входов-выходов второго 6 и третьего 7 коммутаторов управляющих сигналов являются соответствующими группами входов-выходов для поключения к магистралям 19 микроЭВМ и 20 периферийных устройств и 30 подсоединяются на магистрали 19. микроЭВМ к линиям "Синхронизация обмена" (ОБМ), "Ответ" (ОТВ), "Запись, младшего байта" (ДЗП-МБ), "Запись старшего байта" (ДЗП-СБ), "Адресный цикл вывода или вы- 35 вод" (ВАД), а на магистрали 20 периферий- ных устройств — к линиям ОБМ, ОТВ, "Запись данных" (ДЗП), "Признак записи" (ПЗП). а группы информационых входов и группы выходов — соответственно с 40 первой и второй группами выходов, второй и первой группами информационных входов блока преобразования управляю- щих сигналов, первый и второй выходы которого соединены соответственно с информационными входами первоro 15 и второго 16 передатчиков ynpasnstioùè сигналов, а входы блокировки и ответа— соответственно с первым и вторым выхомикроЭВМ и магистрали 20 периферийных устройств, выходы первого 15, второго 16 и третьего 17 передатчиков являются соответствующими выходами устройства для подключения к магистрали 19 микроЭВМ, инверсный выход триггера управления 4 соединен с разрешающими входами треть- .
erb 17 и четвертого 18 передатчиков управляющих сигналов, выход последнего является выходом устройства для подкл1о- чения к магистрали периферийных устройств, разрешаюшие входы первого
15 и второго 16 передатчиков управля- .. ющих сигналов соединены с первой груп-... пой узла усилителей управляющих сигналов 3 и уйравляющими входами. первого 2 и третьего 7 коммутаторов уп-равляющих сигналов; размещающие входы второго 6 и третьего 7 коммутаторов управляющих сигналов соединены с прямым выходом триггера управления
4, синхровход которого подключен к синхровходу блока обработки прерывания 9 и третьему выходу блока преобразования управляющих сигналов 8, вход нулевого разряда адреса которого и адресный вход блока обработки прерывания подключены к первой группе информационных входов-выходов коМмутатора 1 информационно-адресных сигналов, вход чтения данных блока обработки прерывания 9 соединен с первой группой информационных входов-выходов первого коммутатора
2 управляющих сигналов и первым входом элемента И-HE 11, вторым входом подключенного к четвертому выходу блока преобразования управляющих сигналов 8, вход чтения данных которого соединен с первым входом элемента ИЛИ 12 и со второй группой информационных входов-выходов первого коммутатора 2 управляющих сигналов, вход выбора направления которого соединен со второй группой выходов узла усилителей управляющих сигналов 3, третьим входом элемента И-НЕ 11 и вторым входом элемента ИЛИ 12, установочный вход триггера управления 4 соединен со второй группой выходов узла усилителей управляющих сигналов 3, вход адреса вектора блска обработки прерывания 9 является входом задания адреса вектора и реры вани я . устройства.
Блок преобразования управляющих сигналов содержит (фиг.2) три элемента
ИЛИ 23, 24, 25, три элемента И-НЕ 26.„28, четыре элемента И 29, 30, 31, 32, пять элементов задержки 33...35, 36, 37, два элемента НЕ 38, 39, два триггера 40, 41 и два элемента ИЛИ-НЕ 42 и 43, первую и вторую
1784985 группы информационных входов блока
44, 45, первую и вторую группы выходов блока 46, 47, вход блокировки блока 48, .входы нулевого разряда адреса 49, ответа 50 и чтения блока 51, с первого по четвертый выходы блока 52...55, причем выходы первых элементов ИЛИ 23 и ИНЕ 26, первый вход первого элемента
ИЛИ соединены соответственно с входом первого элемента задержки 33 и пер- 10 вым входом первого элемента И 29, .выход первого элемента HE 38 соединен с первым входом второго элемента И-HE 27, выходом подключенного через второй элемент задержки 34 к первому входу третьего эле- 15 мента И-HE 28, второй вход которого соединен с инверсным выходом первого триггера 40, синхровходом подключенного к выходу третьего элемента задержки
35, прямой и инверсный выходы второго триггера 41 соединены с первыми входами второго 30 и третьего 31 элементов И соответственно, выходы которых подключены к первым входам первого 42 и второго 43 элементов ИЛИ-НЕ соответственно, вторые 25 входы которых:подключены к выходу второго элемента НЕ 39, выход четвертого элемента задержки 36 соединен с первым входом второго элемента ИЛИ 24, выход которого является первым выходом 52 бло- 30 ка, выход пятого элемента задер>кки 37 соединен с первый входом четвертого элемента И 32, второй вход которого является входом блокировки 48 блока, первый вход и выход третьего элемента ИЛИ 25 являются соответственно входом ответа и четвертым выходом 55 блока, вход чтения
51 блока соединен со вторым входом второго элемента ИЛИ 24 и является вторым выходом 35 блока, выходы первого элемента И 29, первого элемента задержки
33, четвертого. элемента И 32 и соответствующий разряд второй группы информационных входов блока образуют вторую группу выходов 47 блока, первый и второй входы первого элемента И-HE 26, соединенные соответственно с первым и вторым входами первого элемента ИЛИ 23; втОрой вход первого-элемента И 29 и вход пятого элемента задержки 37, соединенный с . третьим выходом 54 блока, образуют втору о группу информационных входов бло.ка, вход сброса первого триггера 40, соединенный с синхровходом второго триггера 41, входами первого элемента HE и третьего элемента задержки„второй вход второго элемента И-HE 27, соединенный с информационным входом первого триггера 40 с вторыми входами второго 30 и третьего 31 элементов И, вход второго элемента НЕ 39, соединенный с входом четвертого элемента задержки 36 и второй вход третьего элемента ИЛИ 25 образуют первую группу информационных входов 44 блока, выходы первого элемента ИЛИ-НЕ 42 и второго элемента ИЛИ-НЕ 43 соединены, выходы третьих элементов И-HE 28 и ИЛИ 25 и вход первого элемента HE 35, соединенный с первой группой информационных входов
44 блока, образуют первую группу выходов
47 блока.
Блок 9 обработки прерываний содержит (фиг,3) дешифратор адреса 56, триггер
57„первый и второй элементы И 58, 59, с первой по третью линии задержки 60...62, элемент HE 63, адресный вход 64, вход выборки 65, синхровход блока 66, входы чтения блока 67 и запроса прерывания 68, с первого по четвертый выходы блока
69...71, причем синхровход триггера 57 соединен через первый элемент задержки 60 с синхровходом блока и входом сброса триггера 57, информационным входом и прямым выходом подключенного соответственно к выходу дешифратора адреса 56 и первому входу первого элемента
И 58, выход которого через второй 61 и третий 62 элементы задержки соединен с четвертым 72 и вторым 70 выходами блока, первый вход второго элемента И 59 соединен через элемент НЕ 63 с выходом первого элемента И 58, а выход — является третьим выходом блока 72; вторые входы первого 58 и второго 59 элементов И и инверсный выход триггера являются соответственно входами чтения и запроса прерывания и первым выходом блока.
Коммутатор 1 информационно-адресных сигналов и первый коммутатор 2 управля!Ощих сиГналоВ при подаче на ВхОд разрешения высокого уровня напря>кения откл очаются от обеих магистралей, а при подаче на вход разрешения низкого уровня напряжения направление передачи определяется уровнями напряжений на входах выбора направления. При подаче на первый вход выбора направления низкого уровня напряжения, а на второй вход выбора направления — высокого уровня, коммутаторы передают информацию с первой группы входов-выходов на вторую(то есть с магисграли 19 микроЭВМ на магистраль 20 периферийных устройств), при подаче на первый вход выбора направления высоКОГО уровня напрЯжения и на ВТОрои вход выбора направления — низкого уровня, коммутаторы передиот информацию с второй Группы входов-выходов
1784985 на первую (то есть с магистрали 20 перифе- сигналов ОБМ, следовательно, на прямом рийных устройств на магистраль 19 микро- выходетриггера4-сигнал высокогоуровня, ЭВМ). Коммутаторы 1 и 2 могут быть а на инверсном выходе — сигнал низкого реализованы на микросхемах К559ИПЗ.. уровня, В результате от магистралей 19 и
Второй 6 и третий 7 коммутаторы уп- 5 20 будут отключены коммутатор 1 инфор- равляющих сигналов при подаче на вход мационно-адресййх сигналов, первый 2, разрешения высокого уровня напряже- второй 6 и третий 7 коммутаторы управля ния отключаются от обеих магистралей, а ющих сигналов (так как на их разрешаюпри подаче на вход разрешения низкого . щие входы постyriaeт "едийичный уровня напряжения направление переда- 10 отключающий уровень), блок усилителей чи определяется уровнями напряжений на управляющих сигналов 3, а также третий входах выбора направления. При подаче 17 и четвертый 18 передатчики управляюна вход выбора направления высокого щих сигналов (на их разрешаюище входы: уровни напря>кения коммутаторы переда- поступает нулевой отклвчающий уровень). ют информацию с группы информацион- 15 Сигнал ПЗ поступающий с первой группы ных входов-выходов на группы выходов (с выходов, в данном случае будет иметь низсоответствующей магистрали на блок 8 кий уровень и поэтому будут отключены преобразования управляющих Сигналов), первый 15 и второй 16 передатчики управа при подаче на вход выбора направления ляющих сигналов. Таким образом в случае . низкого уровня напряжения коммутаторы 20 наличия на входе пуска устройства 21 выпередают информацию с группы входов на сокого уровня найряженйя устройство бугруппу информационных входов-выходов дет отключено от магистралей 19 и 20 и не
-(с блока 8 преобразования управляющих будет влиять на их работу. сигналов на соответствующую магист- В рабочем режиме на вход 21 пуска раль). Коммутаторы 6 и 7 могутбыть рвали- 25 устройства подается, сигнал низкого зованы на микросхемах К559ИП3. уровня. По приходу первого сигнала
Магистральные передатчики 15.„18 выпал- ОБМ триггер 4 установится в нулевое няют логическую функцию И-НЕ над сигна- состояние. В результате на инверсном лами на их входах и представляют собой выходе — сигнал высокого уровня. Позмикросхемы К559ИП1.:;: 30 тому через блок 3 управляюище сигналы Р3М, УСТ будут передаваться -с
Блок 3 усилителей управляющих сиг- магистрали 19 микроЭВМ на магистналов передает информацйю с первой раль 20 периферййных устройств, а сиггруппы йнформационных входов на вто- налы ЗМ, ПЗ, АИП будут передаваться рую группу информационных выходов и с 35 в.обратном направлении, второй группы информационных входов на первую группу информационных выхо- .. Направление передачи информациондов при подаче на вход разрешения низко- но-адресньгх "сигналов завйсит 0Т уровня го уровня напряжения. При подаче на вход сигнала на выходе элемента И 10. При высоразрешения BblcKofo уровня напряжения 40 ком уровне напряЖения йа вь1ходе этого первая и вторая группы информационных элемента информационно-адресные сигнавыходов отключаются от магистралей.. лы будут передаваться c ìàãèñòðàëè 19 микБлок 3 может быть реализован на микро- роЭВМ на магистраль 20 периферийных схемах К559ИП1 и К559ИП2. . устройств, а при низком уровне в обратном
Элементы задер>кки, входящие в состав 45 направлении, устройства. можно реализовать в виде ин- Передача информационно-адресных и тегрирующих RC-цепочек., остальных управляющих сигналов зави- ., сит от режима работы устройства, УстДешифратор адреса 56 можно реализо- ройства может работать в следующих вать с помощью двух схем сравнения, реа- 50 режимах: лизованных в виде микросхем К155СП1. 1) программный, т.е, обращение микроУстройство работает. следующим обра- 3ВМ к устройствам на магистрали перифезом. рийных устройств;
В начале работы сигналом УСТ, посту- 2) режим прерывания программы мик-. пающим с второй группы выходов блока 3, 55 роЭВМ устройства, подключенного к магитриггер 4 устанавливается в единичйое со- страли 20; стояние. При наличии на входе 21 пуска 3) рем<им прямого доступа в память устройства высокого уровня напряжения микроЭВМ устройством, подключенным триггер 4 будет оставаться в единичном со- . к магистрали 20 периферийных уст- стоянии при поступлении на синхровход ройств.
Рассмотрим передачу сигналов устрой- этом уровень сигнала на выходе элемента И
cTsoM сопряжения в каждом из этих режи- 16 будет повторять уровень сигнала на выходе элемента И-HE 11, который, в свою
B программном режиме работы и режи- очередь, будет зависеть от уровней сигналов ме прерывания сигнал ПЗ находится в пас- 5 ДЧТ на первой магистрали 19 микроЭВМ и сивном.состоянии, поэтому на первый вход сигнала ОТВ, поступающего из устройства выбора направления первого коммутатора сопря>кения е магистраль 19 микроЭВМ, управляющих сигналов 2, на вход выбора т.е. блок 1 в программном режиме и режинаправления второго коммутаторауправля-. ме прерывания будет передавать инфорющих сигналов 7 и на разрешающие входы 10 мационно-адресные сигналы с магистрали первого 15 и второго 16 передатчиков посту- 20 периферийных устройств в магистраль 19 пает низкий уровень напряжения с первой микроЭВМ в цикле чтения со стороны микгруппы выходов блока усилителей и управ- роЭВМ регистров устройств на магистрали ляющих сигналов 3, а на второй вход выбора 20 или чтения адреса вектора устройства. В направленияпервогокоммутаторауправля- 15 остальных случаях (адреснме циклы или ющих сигналов 2, на вход выбора направле- циклы записи) информационно-адресные ния первого коммутатора управляющих сигналы будут передаваться из магистрали сигналов 6 поступает высокий уровень на- 19 микроЭВМ в магистраль 20 периферий- . пряжения с второй группы выходов блока: ных устройств, усилителей управляющих сигналов 3. При 20 В режиме прерывания устройство рабоэтом первый 2 коммутатор управляющих тает следующим образом. сигналов передает сигналы АЧТ и BY с ма- Сигнал "Запрос прерыванйя" (ЗПР) на гистрали 19 микроЭВМ на магистраль 20 магистрали20 периферийныхустройств пе-. периферийных устройств, второй 6 комму- редается в магистраль 6 микроЭВМ на литатор управляющих сигналов передает сиг- 25 нию "Запрос обмена" {3O); В результате наль ОБМ, ДЗП, МБ, ДЗП СБ, ВАД с микроЭВМ выходит.на обработку прерывамагистрали 19 микроЭВМ в блок 8 преобра- .ния. Блок 9 обработки прерывания преобразования управляющих сигналов, а сигнал зует цйкл чтения регистра устройства
ОТВ в обратном направлении, третий ком- сопряжения на магистрали 19 микроЭВМ в мутатор 7 управляющих сигналов передает 30 цикл считывания вектора прерывания на масигналы ОБМ, ДЗП; ПЗП с блока 8 преобра- гистрали 20 периферийных:устройств, При зования управляющих сигналов на магист- этом блокируется прохождение в магистраль 20 периферийных устройств, а сигнал раль 20 периферийных устройств сигнала . ОТВ в обратном направлении. B указанных ОБМ, пропускается в магистраль 20 перифедвух режимах работы сигналы "Адресный 35 рийных устройств сигнал ДСТ и через опрецикл вывода или вывод" (АЦВ), "Данные" (Д) деленное время блок 9 вырабатывает сигнал с выходов первого 15 и второго 16 передат- "Разрешение прерывания" (ПРР), поступачиков управляющих сигналов в магистраль . ющий в магистраль 20 периферийных уст19 микроЭВМ не поступают.. ройств, Устройство, выставившее запрос и
В программном режиме и режиме пре- 40 получившее сигналы ДЧТ и ПРР, выставляет рывания блок 8 преобразования управляю- свой прерывания и сигнал ОТВ, который щих сигналов передает сигнал ОБМ с передается в магистраль 19 микроЭВМ.Тавторого коммутатора 6 управляющих сигна- ким образом, при обращении по адресу веклов на третий коммутатор 7 управляющих тора устройства микроЭВМ считывает сигналов, а сигнал 0ТВ с обрагном направ- 45 вектор прерывания. лении, а также преобразует сигналы ДЗП В устройстве сопряжения при чтении
МБ, ДЗП СБ, ВАД, поступающие из второго . вектора устройства предусмотрена выракоммутатора 6 управляющих сигналов, в ботка сигнала ОТВ в случае отсутствия сигсигналы ДЗП, ПЗП и передает их на третий нала ОТВ с магистрали 20 периферийных коммутатор 7 управляющих сигналов. 50 устройств (при этом микроЭВМ считывает
Направление передачи информйцион- . состояние информационно-адресных линий но-адресных сигналов зависит от уровня на- магистрали 20 периферийных устройств). пряжения на выходе элемента И 10. В Этот режим можно использовать в целях вышеуказанных двух режимах на втором отладки устройств на магистрали 20 перивходе элемента И 10 будет присутствовать 55 ферийных устройств, .. высокий уровень напряжения с выхода эле- В режиме прямого доступа устройство— мента ИЛИ 12, так как на второй вход по- инициатор обмена в данном режиме выследнего посыпает высокий уровень ставляетсигнал ЭМ, который передается .напряжения с второй группы выходов блока в магистраль 19 микроЭВМ. МикроЭВМ выусилителей управляющих сигналов 3. При рабатывает ответный сигнал РЗМ, а устрой.17
1784985 ство выставляет сигнал ПЗ и снимает сигнал
ЭМ, в реэульгате чего микроЭВМ снимает сигнал РЗМ и передает управление магистралью 19 устройству. Устройство начинает операции обмена на магистрали, Рассмотрим работу устройства в этом режиме. Сигнал ПЗ находится в активном состоянии, поэтому на первый вход выбора направления первого коммутатора управляющих сигналов 2, на вход выбора направления второго коммутатора управляющих. сигналов 7 и на разрешающие входы первого 15 и второго 16 передатчиков поступает высокий уровень напряжения с первой группы выходов блока усилителей управляющих сигналов, 3 а на второй вход выбора направления первого коммутатора управляющих сигналов 2, на вход выбора направления первого коммутатора управляющих сигналов 6 передатчика поступает уровень напряжения с второй группы выходов блока усилителей 3. При этом первый коммутатор
2 управляющих сигналов передает сигналы
ДЧТ и BY с магистрали 20 периферийных устройств на магистраль 19 микроЭВМ.
Третий коммутатор 7 управляющих сигналов передает сигналы ОБМ, ДЗП, ПЗП с магистрали 20 периферийных устройств в блок 8 преобразования управляющих сигналов, а сигнал 0ТВ в обратном направлении.
Второй коммутатор 6 управляющих сигналов передает сигналы ОБМ, ДЗП МБ, ДЗП
СБ. ВАД с блока 8 преобразования управляющих сигналов в магистраль 19 микроЭВМ, а сигнал ОТВ в обратном направлении, Первый 15 и второй 16 передатчики передают сигналы Д и АЦВ, выработанные блоком 8 в магистраль 19 микроЭВМ, ., Направление передачи информационно-адресных сигналов зависит от уровня напряжения на выходе элемента И 10. В рассматриваемом режиме, так как сигнал
ПЗ вЂ” активный, то на второй вход элемента
И 10 поступает сигнал высокого уровня с второй группы выходов узла усилителей управляющих сигналов 3 и уровень сигнала на выходе элемента И 10 будет повторять уровень сигнала ДЧТ со стороны магистрали 20 ., периферийных устройств. Таким образом, в циклах чтения первый коммутатор 1 передает информационно-адресные сигналы с магистрали 19 микроЭВМ в магистраль 20 периферийных устройств, а в остальных случаях (адресных циклах, циклах записи) -информационно-адресные сигналы будут передаваться с магистрали 20 периферийных устройств в магистраль 19 микро Э B М.
Блок 8 преобразования управляющих сигналов работает следующим образом.
В программном режиме работы и режиме прерывания используются все сигналы с второй группы информационных входов блока 45 кроме сигнала ОТВ, поступающего
5 по линии 45.4, а также используется сигнал
0ТВ со входа 45.4, Остальные сигналы хоть и обрабатываются блоком, не передаются коммутаторами 6 и 7 управляющих сигналов на магистрали. Рассмотрим преобразова10 ние используемых сигналов.
Сигнал ОБМ поступает с второй группы информационных входов блока 45 по линии
45.1 на пятый элемент задержки 37, задер.>кивается им и проходит на первый вход
15 четвертого элемента И 32, на второй вход которого поступает сигнал с входа блокировки блока 48. Этот сигнал вырабатывается в блоке 9 обработки прерываний и имеет высокий уровень все время, кроме случая
20 обращения к адресу вектора прерывания устройства для организации процедуры считывания вектора прерывания. Время задержки пятого элемента задержки 37 выбрано большим времени срабатывания схемы abl25 борки адреса вектора. Таким образом, сигнал OEM передается с второй группы информационных входов блока 45 на вторую группу информационных выходов блока
47 по линии 47.4 во всех случаях, кроме
30 операции считывания вектора прерывания с магистрали 20 периферийных устройств, Кроме того, блок преобразования управляющих сигналов вырабатывает сигналы
ДЗП и ПЗП. Сигнал ДЗП вырабатывается на
35 выходе первого элемента задержки 33 и устанавливается в активное состояние (высокий уровень) через время, определяемое временем задержки элемента задержки 33 после появления на входах первого элемен40. та ИЛИ 23 одного из сигналов ДЗП МБ по линии 45.1 или ДЗП СБ по линии 45.2, Эле.мент задержки 33 предназначен для того, чтобы сигнал ПЗП в случае записи слова отсутствовал перед йоявлением сигнала
45 ДЗП и -чтобы устройство ошибочно не приняло операцию записи слова за операцию записи байта.
Сигнал ПЗП.вырабатывается при наличии на линии 45.3 высокого (активного) уров50 ня сигнала ВАД и AQccNBHQM (низком) уровне хотя бы одного из сигналов ДЗП МБ или ДЗП СБ на входах первого элемента
И-HE 26.
Сигнал ОТВ появляется на выходе
55 третьего элемента И-НЕ 25, если по линии
44.4 поступает сигнал ответа высокого уровня с магистрали 20 периферийных устройств или сигнала ответа с блока 9, поступающий со входа ответа 50 на первый вход третьего элемента ИЛИ 25.
1784985
В режиме прямого доступа в память ис- ние на выходе элемента И-НЕ 27 высокого пользуются все сигналы с первой группы уровня, который задерживается элементом информационных входов 44, кроме сигнала . задержки 34 (его время задержки превышаОТВ, поступающего по линии 44.4, а также . ет время задержки элемента 35 и установки используется сигнал ОТВ, поступающий по 5 триггера 40) и не влияет на состояние уровлинии 45,4. Остальные сигналы хоть и обра- ня сигнала ПЗП на линии 46.1. батываются блоком, но не передаются ком- В адресном цикле операции чтения на мутаторами 6 и 7 управляющих сигналов на .- линии 44.2 присутствует низкий уровень намагистрали 19 и 20. Поэтому рассмотрим пряжения, триггер 40 при этом под действи передачу используемых сйгналов. 10 ем сигнала на линии 44.1 в единичное
Сигнал ОТВ поступает со второй группы состоянии неустанавливается и сигнал ВАД информационных входов блока 45 по линии налинии 46.1 имеет ниэкийуровень(пассив45.4 на вторую группу выходов блока 47 llo ное состояние) независимо от изменения линии 47 3, а сигнал ОБМ передается с пер- уровня сигнала ПЗП на линии 44.2 во время вой группы информационных входов блока 15 действия сигнала ОБМ на линии 44 1 (для .
45 по линии 45.4 на втору|о группу выходов магистрали 20 периферийных устройств блока 47 по линии 47.3, а сигнал ОБМ пере- . уровень сигнала ПЗП в цикле передачи дандается С первой группы информационных ных операции чтения может йметь любое входов 44 по линии 44.1 на первую группу -значение)..
:выходов 46 по лийии46.5.: - :,, 20 Сигналы ДЗП MB и ДЗП СБ вырабатыСигнал ВАД вырабатывается в резуль- ваются на линиях 46.2 и 46;3 следующим тате обработки сигйалов ОБМ и ПЗП, посту- образом. пающих с первой группы информационных . В адресноМ цикле каждой операции обвходов блока 44 по линиям 44;1 и 44.2 сост- мена триггер 41 устанавливается в единичветственно, При низких уровнях этих сигна- 25 ное или нулевое состояние в зависимости от лов на выходе третьего элемента И-НЕ 28 уровня.напря>кения на линии 49 нулевого присутствует сигнал высокого уровня, т.к, разряда адреса. Если в цикле передачи дан- . на его обоих входах высокйй уровень (триг-. ных сигнал на линии 44.2 ПЗП будет иметь . -гер 40 находится в нулевом состояйии, а на низкий уровень (т,е. происходит запйсь словыходах второго элемента И-HE 27 и второ- 30 ва информации), то на выходах элементов И го элемента задержки 34 —. вьйокий уро.- 30и31будетнизкийуровеньсигнала,незавень)..:.:, ::. - :...- ..::: . .: ..:::: .. висимо от состояния триггера 41.
Рассмотрйм-формирование сигнала При наличии в цикле передачи данных
ВАД во время операции записи. . - .. найинии44.2 сигнала ПЗП высокогоуровня . При появлении на линии 44,2 высокого 35 найряжейия н(а одном из элементов И 30 уровня сигнала, на выходе элемента И-НЕ или 31(в зависимости от состояния тригге, 27 появляется низкий уровень сигнала, ко- ра 41) будет присутствовать йь сокий, а на тарый через элемент задержки 34 (перепад другом — низкий уровень напряжения.
: напряжения иэ высокого уровня в низкий . Выходнь|е сйгналы элементов И 30 и 31 йроходит через элемент 34 практически без 40 стробируатся сигналом ДЗП, поступающим :задержки) поступает на первый вход эле-.. по линии 44.3, и инвертируются элементами мента И-НЕ 28. На линии 46,1 появляется ИЛИ-НЕ42 и 43, выходные сигналы которых высокий уровень напряжения. Таким абра- поступают на линии 46,2 и 46.3 соответст- зом, в адресном цикле операции записи сиг- венно. нал ВАД на линии 46.1: имеет высокий 45
: уровень. - - : - - : : Блок 8 преобразования управляющих
При появлении на лйнии 44,1 высокого сигналов в режиме прямого доступа в пауровня сигнала ОБМ снимается низкий уро- мять вырабатывает сигналы Д и АЦВ, постувень на установочном входе триггера 72; а пающие на первый 52 и второй 53 выходы на erо синхровходе через некоторое время, 50 блока 17, Сигнал АЦВ повторяет сигнал определяемое элементом задержки 70, по- ДЧТ, поступающий с входа чтения 51 блока. является перепад напряжения и при высо- Активный (высокий) уровень сигнала Д выком уровне на линии 44.2 триггер 41 рабатывается при активном(высоком)уровустанавливается в единичное состояние на не одного из сигналов ДЧТилиДЗП, причем . время действия сигнала ОБМ и таким абра- 55 вЪ|ходной сигнал повторяет сигнал ДЧТ и зом поддерживается высокий уровень на . задер>кан на определенное время (опреде выходе элемента И-НЕ 28 независимо от ляемое интерфейсом микроЭВМ) относиуровня сигнала ПЗП на линии 44.2. тельно сигнала ДЗП;
Одновременно сигнал ОБМ инвертиру- Блок 9 обработки прерывания работает ется элементом НЕ 38 и вызывает появле- следующим образом.
1784985
21 22
Устройство на магистрали 20 перифе-. 61 и через некоторое вре|ля (определяемое рийных устройств выставляет сигнал ЗПР, требованием магистрали 20 периферийных поступающий на вход запроса прерывания устройств) поступает на четвертый выход
69 блока. Так как в программном режиме блока 72 и на линию ПРР магистрали 20 нет обращения по адресу вектора устройст- 5 периферийных устройств, ва, то триггер 57 находится в нулевом состо- Третий элемент задержки 62 задержиянии и на его прямом выходе присутствует вэет перепад из низкого уровня в высокий. сигнал низкого давления. В результате нэ Время задержки элемента 62 выбрано довыходе элемента И 58 присутствует сигнал статочно большим (около 5 мкс), так. что при низкого уровня. а на первый вход элемента 10 получении сигнала ОТВ с магистрали 20 пеИ 59 поступает высокий уровень сигнала. риферийных устройств микроЭВМ снимет
Поэтому сигнал ЗПР с входа 68 через эле- сигнал ДЧТ и на второй выход блока 70 мент И 59 поступает на третий выход -71 перепадс низкогоуровня напряжения в выблока и в магистраль 19 ликроЭВМ, как сокийнепройдет(элементзэдержки62просигнал 30, МикроЭВМ, получив сигнал 30, в 15 пускает перепад напряжения с высокого в программе обработки прерываний прово- низкийпрактическибеззадержки). Вслучае дит операцию чтения адреса вектора уст- . отсутствия сигнала ОТВ с магистрали 20 перойства, адрес которого задается на входе риферийных устройств (например, в случае
22 (подавая определенные уровни сигналов тестирования магистрали 20) вырабатываетна входы селектора адреса 56).. 20 ся высокий уровень сигнала нэ втором выхоВ случае подачи на вход селектора ад- де блока 70 и информационно-адресные реса 56 активного сигнала выборки по ли- сигналы с магистрали 20 периферийных нии 65 (определяющего. что адрес на устройств через коммутатор 1 передаются магистрали 19 микроЭВМ входит в задан- на соответствующие линии магистрали 19 ную зону адресов), и совпадения с первого 25 микроЭВМ, При этом в магистраль 19 микпо седьмой разрядов адреса, поступающих роЭВМ поступает также сигнал ОТВ. по линии 64, с заданными на входе 22, на Ф ар мула изобретен ия выходе селектора адреса 56 вырабатывает-. 1. Устройство для сопряжения магистся высокий уровень напря>кения, По прихо- рали микроЭВМ с магистралью периферииду на синхровход 66 сигнала ОБМ 30 ных устройств, содержащее коммутатор снимается сигнал установки в нулевое со- информационно-адресных сигналов и перстояние триггера 57, а через некоторое вре- вый коммутатор управляющих сигналов, мя на его синхронизирующий вход через первые и вторые группы информационнных элемент задержки 60 поступает активный . входов-выходов которых являются соответперепаднапря>кенияснизкогов высокий. В 35 ствующими группами входов-выходов устслучае наличия на информационном входе ройства для подключения к магистралям триггера 57 высокого уровня напря>кения, микроЭВМ и периферийныхустройств, узел поступающего с выхода селектора адреса .усилителейуправляющихсигналов, первые
56, тр|лггер 57 устанавливается в единичное . группы информационных входов и выходов состояние на время действия сигнала ОЕМ. 40. которого являются соответствующими
Сигнал с инверсного выхода триггера 57 группами входов и выходовустройства для поступает на первый выход 69 блока и за- подключения к магистрали микроЭВМ, а прещает прохождение сигнала ОБМ в маги- вторые группы информационных входов и страль 20 периферийных устройств. выходов являются соответствующими
Высокий уровень сигнала с прямого выхода 45 группами входов и выходов устройства для триггера 57 поступает нэ первый вход пер- подключения к матистрали:периферийных ваго элемента И 58, устройств, триггер управления, информэПосле появления намагистраль19мик- ционный вход которого является входом роЭВМ сигнала ДЧТ.он передается через . пуска устройства, и элемент НЕ, причем коммутатор 2 на магистраль 20 периферий- 50 прямой выход триггера соединен с входяныхустройств и поступает с второй группы . ми разрешения первого коммутатора упвходов-выходов блока 2 высоким уровнем равляющих сигналов, узла усилителей на вход чтения 67 блока. В результате на управляющих сигналов и коммутатора инвыходе элемента И 58 появляется высокий формационно-адресных. сигналов,"первый уровень сигнала. который поступает через 55 вход выбора направления которого подклю-: элемент НЕ 63 на первый вход элемента И чен к выходу элемента НЕ, о т л и ч а ю щ е. 92 и блокирует прохождение на третий вы- е с я тем, что, с целью расширения функциход 71 блока сигнала запроса прерывания. ональных возможностей устройства за счет
Сигнал с выхода элемента И 58 поступает обеспечения подключения к устройству также на вход второго элемента задержки магистрали периферийных устройств, не
23 1784985 совпадающей по типу с магистралью микроЭВМ, в.него введены второй и третий коммутаторы управляющих сигналов, блок и реобразования "управляющих сигналов, блок обработки прерывания, элемент И, элемент И-НЕ, элемент ИЛИ, два приемника управляющих сигналов, четыре передат ч и ка управля ющиК сигналов, прйч ем вь1ходы элементов И-НЕ и ИЛИ соедййены соответственно с первым и вторым входами элемента И, выходом подключенного к второму входу выбора направленйя коммутатора информационно-адресных сигналов и входу элемента НЕ, группы информационных входов-выходов второго и третьего коммутаторов управляющих сигналов являются соответственйо группами входьв-вйхбдов устройства для подключения к магистралям .микроЭВМ и периферийных устройств, а группы информационных входов и группы выходов соединены соответственно с первой и второй группами выходов, второй и первой руппами информационных входов блока преобразования управляющих сигналов, первый и второй выходы которого соединены соответственно с информационными вхбдами первого и второго передатчиков управляющих сигналов, а входы блокировки и ответа - соответственно с первым и вторым выходами блока обработки прерывания; третий и четвертый выходы блока обработки прерывания соединены соответственно с информационными входами третьего и четвертого. передатчиков управляющих сигналов, входы выборки и запроса прерывания блока обработки прерывания подключены к выходам. первого и второго приемников управляющих сигналов, входы которых являются"собтветствующими входами устройства для подключения к магистралям микроЭВМ и магистрали пе-. риферийных устройств, выходы первого, второго и третьего передатчиков являются соответствующими выходами устройства для подключения к магистрали микроЭВМ, инверсный выход триггера управления сое- динен с разрешающими входами третьего и четвертого передатчиков управляющих сигналов, выход которого является выходом устройства для подключения к магистрали периферийных устройств, разрешающие входы первого и второго передатчиков управляющих сигналов соединены с первой группой выходов узла усилителей управляющих сигналов, первым входом выбора наи ра влен ия первого и входом. выбора направления третьего коммутаторов управляющих сигналов, разрешающие входы второго и третьего коммутаторов управляющих сигналов соединены с прямым выходом триггера управления, синхровход которого подключен к. синхровходу блока обработки прерывания и третьему выходу блока преобразования управляющих сигналов, вход
5 нулевого разряда адреса которого и адресный вход блока обработки прерывания. подкл1очены к nepaoA rpynne информационных входов-выходов коммутатора информационно-адресных сигналов, вход чтения данных
10 блока обработки прерывания соединен с первой группой информационных входов-. выходов первого коммутатора управляющих сигналов и первым входом элемента И-НЕ, вторым входом подключенного к четверто15 му выходу блока преобразования управляющих сигналов, вход чтения данных которого соедийен с первым входом эле- . мента ИЛИ и с второй группой информационных входов-выходов первого коммутатора
20 управляющих сигналов, второй вход выбора направления которого соединен с второй группой выходов узла усилителей управляющих сигналов, входом выбора направления второго коммутатора управляющих
25 сигналов. третьим входом элемента И-НЕ и вторым входом элемента ИЛИ, установочйый вход триггера управления соединен с второй группой выходов узла усилителей управляющих сигналов, вход адреса вектора
30 блока обработки прерывания является входом задания адреса вектора прерывания устройства.
2.Устройство по п,1, отл ича ющеес я тем, что блок преобразования управля35 ющих сигналов содержит три элемента
ИЛИ, три элемента И-НЕ; четыре элемента
И, пять элементов задержки, два элемента
НЕ, два триггера и два элемента ИЛИ-НЕ, первую и вторую группы информационных
40 входов блока, первую и вторую группы выходов блока, вход блокировки блока, входы нулевого разряда адреса, ответа и чтения блока, с первого по четвертый выходы блока, причем выходы первых элементов ИЛИ
45 и И-НЕ, первый вход первого элемента ИЛИ соединены соответственно с входом первого элемента задержки и первым входом первого элемента И, выход первого элемента
НЕ соединен с первым входом второго эле50 мента И-НЕ, выходом подключенного через второй элемент задержки к первому входу третьего элемента И-НЕ, второй вход которого соединен с инверсным выходом первого триггера, синхровходом подключенного к
55 выходу третьего элемента задержки, прямой и инверсный выходы второго триггера соединены с первыми входами второго и третьего элементов И соответственно, выходы которых подключены к первым входам первого и второго элементов ИЛИ-НЕ соот1784985
25 ветственно, вторые входы которых подключены к выходу второго элемента НЕ, выход четвертого элемента задержки соединен с первым входом второго элемента ИЛИ, выход которого является первым выходом бло- 5 ка, выход пятого элемента задержки соединен с первым входом четвертого элемента И, второй вход которого является входом блокировки блока, первый вход и выход третьего элемента ИЛ И я вля ются соответст- 10 венно входом ответа и четвертым выходом блока, вход чтения блока соединен с вторым входом второго элемента ИЛИ и является вторым выходом блока, выходы первогоэлемента И, первого элемента задержки, чет- 15 вертого элемента И и соответствующий разряд второй группы информационных входов блока образуют вторую группу выходов блока, первый и второй входы первого элемента И-НЕ, соединенные соответствен- 20 но с первым и вторым входами первого элемента ИЛИ, второй вход первого элемента
И и вход пятого элемента задержки, соединенный с третьим выходом блока, образуют вторую группу информационных входов 25 блока. вход сброса первого триггера, соединенный с синхровходом второго триггера, входами первого элемента НЕ и третьего элемента задержки, второй вход второго элемента И-НЕ, соединенный с информаци- 30 онным входом первого триггера, с вторыми входами второго и третьего элементов И, вход второго. элемента НЕ, соединенный с входом четвертого элемента задержки, и
1 26 второй вход третьего элемента ИЛИ образуют первую группу информационных входов блока,.выходы первого и второго элементов
ИЛИ-НЕ, третьих элементов И-НЕ и ИЛИ и вход первого элемента НЕ, соединенный с первой группой информационных входов блока, образуют первую группу выходов блока.
3. Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок обработки прерываний содержит вход задания адреса для считывания вектора, дешифратор адреса, триггер, первый и второй элементы И, с первой по третью линии задержки, элемент НЕ, адресный вход, вход выборки, синхровход блока, входы чтения блока и запроса прерывания, с первого по четвертый выходы блока, причем синхровход триггера соединен через первый элемент задержки с синхровходом блока и входом сброса триггера, информационным входом и прямым выходом подключенного соответственно к выходу дешифратора адреса и первому входу первого элемента И, выход которого через второй и третий элементы задержки соединен с четвертым и вторым выходами блока, первый вход второго элемента И соединен через элемент НЕ с выходом первого элемента И, а выход является третьим выходом блока, вторые входы первого и второго элементов И и инверсный выход триггера являются соответственно входами чтения и запроса прерывания и первым выходом блока.
1784985
1784985
1784985
Составитель В. Вертлиб
Техред M.Mîðãåíòàë . Корректор П. Гереши
Редактор Н. Коляда
Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101
Заказ 4365 Тираж . Подписное
ВНИИПИ Государствейного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
