Устройство для формирования маркера

 

Использование: область автоматики и вычислительной техники, системы вывода информации из-.ЭВМ. Сущность изобретения: устройство содержит два триггера, один блок синхронизации, один регистр, два счетчика, один элемент И, два элемента ИЛИ, один элемент запрета, два мультиплексора , два блока оперативной памяти, два блока элементов И, один блок элементов ИЛИ, один формирователь импульсов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 09 G 1/16

ГОСУДАРСТВЕЯ10Е ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4933079/24 (22) 25,03.91 (46) 07.04,93. Бюл. hL 13 (71) Научно-исследовательский институт автоматики и приборостроения (72) А,B Êàðëîâ, А.И.Акбулатов, Н.К.Барканов и С.А.Комков (56) Авторское свидетельство СССР

М 1444877, кл. G 09 G 1/16, 1987.

Авторское свидетельство СССР

М 1541664, кл. G 09 G 1/16, 1988. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

МАРКЕРА

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для вывода информации из ЭВМ.

Цель изобретения — повышение быстродействия устройства.

На чертеже представлена функциональная схема устройства.

Устройство содержит блок 1 синхронизации, регистр 2, счетчики 3 и 4, мультиплексоры 5 и 6, блок 7 и 8 оперативной памяти, формирователь 9 импульсов, триггеры 10 и

11, элемент 12 И, элементы 13 и 14 ИЛИ, элемент 15 запрета, блоки 16 и 17 элементов

ИЛИ, блок 18 элементов И.

Позициями 19 и 20 обозначены входы сигналов управления записью устройства, 21 — установочный вход, 22 — информационные входы, 23 — адресные входы, 24 — вход сигнала управления видом маркера, 25— сигнальный выход, 26 — информационный выход устройства.

Устройство работает следующим образом, „„. Ж„„1807517 Al (57) Использование: область автоматики и вычислительной техники, системы вывода информации из.,ЭВМ. Сущность изобретения; устройство содержит два триггера, один блок синхронизации, один регистр, два счетчика, один элемент И, два элемента

ИЛИ, один элемент запрета, два мультиплексора, два блока оперативной памяти, два блока элементов И, один блок элементов ИЛИ, один формирователь импульсов.

1 ил.

Устройство формирует на экране телевизионного индикатора (на чертеже не lloказан) маркер в виде прямоугольника или взаимно перпендикулярных линий в площади этого прямоугольника, Для формирования сигнала подсвета, поступающего на видеовход телевизионного индикатора, не- а обходимо вйделить точки растра, составля- (р ющие отображаемый объект, Для каждой точки телевизионного растра возможны три состояния, характеризующие данную точку; точка принадлежит прямоугольной форме, точка принадлежит взаимно перпендикулярным линиям, точка 4 не принадлежит ни одному из отображаемых обьектов, Таким образом, для кодирования трех состояний каждой точки растра необходимы два разряда: 01 — для точек, составляющих прямоугольную фигуру; 10 — для точек, составляющих взаимно-перпендикулярные линии; 00-для точек, не принадлежащих ни одному из отображаемых объектов.

1807517

Информация о точках растра в зако- При отображении информации во время дированном виде заносится и хранится в движениялучапострокетактовыеимпульсы блоках 7 (ось Х) и 8 (ось Y) по адресам, свыходаблока1синхронизации,соответстсоответствующим положению точек на эк- вующие каждой отображаемой точке, постуране ЭЛТ индикатора. При отображении 5 пают на вход счетчика 3 (точек в строке). считываемой из блоков 7 и 8 код поступает Сигналы с выходов счетчика 3 через мультина логику формирования сигнала подсвета плексор 5 поступают на адресные входы прямоугольных фигур и взаимно перпенди- блока 7. При переходе на новую строку синкулярных линий в формирователе 9. хронно с работой отклоняющей системы

Предварительно устройство переводит- "0 строчный синхроимпульс с выхода блока 1 ся в исходное состояние. Для этого сигна- поступает на вход Уст,"0" счетчика 3 и сбралом на входе 21 триггер 10 устанавливается сывает его в нулевое состояние. в "1". Сигнал кадрового синхроимпульса с . Таким образом, при отображении кажтретьего выхода блока 1 поступающий на дой новой строки процесс считывания кода синхровход триггера 11 переписывает в не- 15 из блока 7 повторяется.

ro единичное состояние триггера 10, В ре- Считывание кода из блока 8 (оси Y) осузультате этого на входы управления ществляется аналогично, причем на адресзаписью блоков 7 и 8 через элементы 13, 14 ные входы блока 8 через мультиплексор 6

ИЛИ соответственно поступает сигнал, раз- ., поступают сигналы с выходов счетчика 4 решающий запись нулевого кода по адре- 20 (строк в кадре), у которого.на счетный вход .сам, генерируемым счетчиками 3 и 4, подаются строчные синхроимпульсы, а на работающими в режиме сканирования ин- вход Уст,"0" — кадровые синхроимпульсы с

- формации. Сигнал уровня "0" с выхода триг- выхода блока 1. гера 11 поступает на вход Уст."0" триггера Подробнее, обнуление(очистка) памяти

10 и сбрасывает его в" 0", что приводит к 25 осуществляется следующим образом. После появлению на входе элемента 12 И единич- установки триггера 11 в единичное состоя ного сигнала. Следующий сигнал кадрового ние элементом 15 запрещается передача синхроимпульсаустанавливаеттриггер11 в информации с входов 22 в блоки 7,8, чем

"0". После этого,на выходе элемента 12 И достигается возможность внешней системе появляется сигнал с уровнем "1", который 30 по каналу общего пользования работать с поступает на вход 25 в виде сигнала оконча- другими устройствами на время самостояния очистки оперативной памяти устройст- тельной (автономной) очистки памяти блова и означает, что все ячейки памяти блоков ков 7,8.

7 и 8 обнулены. Таким образом, устройство При этом время очистки памяти сокранаходится в исходном состоянии. 35 щается за счет одновременности подачи в

При построении взаимно перпендику- блоки 7,8 как команды разрешения записи лярных линий на двухразрядную шину вхо- нулевой информации элемента 15 от триггедов 22 выставляется код "10" и в регистр 2 ра 11 через элементы 13, 14, так и адресов по шине адреса входов 23 заносится значе- счетчика 5 в блок 7 непосредственно, а в ние, соответствующее координате Х точек, 40 блок 8 — через блоки 16, 18. За одну строку составляющих вертикальный отрезок. тактовые импульсы блока 1 успевают обнуПо сигналу во время обратного хода по лить все ячейки блоков 7 и 8 одновременно. кадру, переключающему адресные входы В изобретении достигается повышение блока 7 через. мультиплексор 5 на входы быстродействияустройства,атакжерасширегистра 2, управляющим сигналом на вхо- 45 ряется область его применения за счет исде 19 осуществляется запись кода "10" в пользования дополнительно в системах с блок 7. Запись кода "10" в блок 8 происходит каналом общего пользования. аналогично, по управляющему сигналу на Ф о р м у л а и з о б р е т е н и я входе 20. Устройство для формирования маркера, Затем на двухразрядную шину данных 50 содержащее первый и второй триггеры, элевходов 22 выставляется вход "01" для по- мент И, первый и второй элементы ИЛИ, строения прямоугольной фигуры, По сигна- блок синхронизации, первый выход которолу готовности код "01" точек, составляющих ro соединен со счетным входом первого два вертикальных отрезка, записывается в счетчика, второй выход — с входом Уст."0" блок 7 по адресам, соответствующим коор- 55 первого счетчика и счетным входом второго динатам этих точек по оси Х, Запись кода счетчика, третий выход подключен к входу

"01" точек, составляющих два горизонталь- Уст,"0" второго счетчика, синхровходу втоных отрезка, в блок 8 осуществляется ана- рого триггера и управляющим входам перлогично по адресам, соответствующим soro и второго мультиплексоров, координатам этих точек по оси Y. информационные входы первых групп кото1807517

Составитель И. Загинайко

Редактор С. Кулакова Техред М.Моргентал Корректор М. Куль

Заказ 1382 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-.издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 рых соединены с выходами регистра, а информационные входы вторых групп — с выходами соответственно первого и второго счетчиков, информационные входы регистра являются адресными входами устройст-: ва, выходы первого мультиплексора подключены к адресным входам первого блока оперативной памяти, вход управления записью которого подключен к выходу первого элемента ИЛИ, выход второго элемента ИЛИ соединен с входом управления записью второго блока оперативной памяти, выходы первого и второго блоков оперативной памяти соединены с информационными входами формирователя импульсов, управляющий вход которого является входом сигнала управления видом маркера, а выход — информационным выходом устройства, первый выход первого триггера соединен с первым входом элемента И, выход которого является сигнальным выходом устройства, второй выход первого триггера подключен к информационному входу второго триггера, первый выход которого соединен с вторым входом элемента И и входом Уст."0" первого триггера, установочный вход которого является установочным входом устройства, второй выход второго триггера соединен с первыми входами первого и второго элементов ИЛИ. вторые входы которых являются входами сигналов

5 . управления записью устройства, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит элемент запрета; первый и второй блоки элементов ИЛИ и блок элементов И, выходы

10 которого соединены с адресными входами второго блока оперативной памяти, а входы — с выходами первого и второго блоков элементов ИЛИ, входы которых подключены

15 соответственно к второму и первому выхо; дам второго триггера, а входы груп и ы — к выходам соответственно первого и второго мультиплексоров, выходы элемента запрета подключены к информационным входам

20 .первого и второго блоков оперативной памяти, информационные входы элемента запрета являются информационными входами устройства, а управляющий вход соединен с вторым выходом второго тригге25 ра, вход Уст."0" которого подключен к второму выходу блока синхронизации.