Устройство для управления регенерацией в полупроводниковой динамической памяти

 

Изобретение относится к вычислительной технике и может быть использовано для восстановления информации в динамических БИС ОЗУ. имеющих внутренний счетчик регенерируемых строк. Цель изобретениярасширение функциональных возможностей устройства. Устройство для управления регенерацией в полупроводниковой динамической памяти содержит первый и второй триггеры, генератор импульсов, с первого по четвертый элементы И-НЕ, с первого по третий элементы И, первый и второй.элементы задержки, элемент ИЛИ и элемент НЕ. Предлагаемое устройство позволяет не только разрешать конфликтные ситуации между запросами к накопителю и требованиями регенерации, но и проводить регенерацию с использованием внутреннего счетчика регенерируемых строк в БИС ОЗУ, при этом выдерживаются минимальные паузы между двумя последовательными сигналами RAS и CAS, а также взаимные задержки между ними, что гарантирует надежную работу накопителя. 5 ил. л

гт>к)з r;0RFтских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВПИК

rsiv G 11 С 7/00

ГОСУДАРСТВЕ Н 4ОЕ ПАТ ЕНТ!4ОЕ

ВЕДОМСТВО СССР

{ГОСПАТЕНТ СССР) 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 (21) 4908455/24 (22) 04.02.91 (46) 07.04.93, Бюл, ¹ 13 (71) Научно-исследовательский институт

"Научный центр" (72) Д, А. Бруевич и А. Г. Куликов (56) Авторское свидетельство СССР № 942137, кл. G 11 С 7/00, 1982.

Авторское свидетельство СССР № 752338, кл. G 06 F 9/00, 1980, (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ В ПОЛУПРОВОДНИКОВОЙ

ДИНАМИЧЕСКОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для восстановления информации в динамических БИС ОЗУ, имеющих внутренний счетчик регенерируемых строк. Цель изоИзобретение относится к вычислительной технике и может быть использовано для восстановления информации в динамических БИС ОЗУ, имеющих внутренний счетчик регенерируемых строк.

Цель изобретения — расширение функциональных возможностей устройства.

На фиг. 1 приведена функциональная схема устройства для управления регенерацией в полупроводниковой динамической памяти; на фиг. 2 — временная диаграмма цикла регенерации; на фиг. 3 — временная диаграмма цикла обращения к накопителю; на фиг. 4 — временная диаграмма циклов регенерации и обращения к накопителю с приоритетом регенерации; на фиг. 5 — временная диаграмма циклов регенерации и обращения к накопителю с приоритетом обращения к накопителю.,, 50 „„18075? 1 А1 бретения- расширение функциональных возможностей устройства. Устройство для управления регенерацией в полупроводниковой динамической памяти содержит первый и второй триггеры, генератор импульсов, с первого по четвертый элементы И-НЕ, с первого по третий элементы И, первый и второй. элементы задержки, элемент ИЛИ и элемент HE. Предлагаемое устройство позволяет не только разрешать конфликтные ситуации между запросами к накопителю и требованиями регенерации, но и проводить регенерацию с использованием внутреннего счетчика регенерируемых строк в БИС ОЗУ, при этом выдерживаются минимальные паузы между двумя последовательными сигналами RAS и CAS, а также взаимные задержки между ними, что гарантирует надежную работу накопителя. 5 ил.

Представленное на фиг. 1 устройство содержит первый 1, второй 2, третий 3 и четвертый 4 элементы И вЂ” НЕ, первый 5 и рр ф второй 6 триггеры, генератор импульсов 7, ОО первый 8, второй 9 и третий 10 элементы И, (,) первый 11 и второй 12 элементы задержки, элемент ИЛИ 13 и элемент НЕ 14, причем (Я первый вход первого элемента И-НЕ 1 соединен с прямым выходом первого триггера

5 и вторым входом элемента ИЛИ 13. вход синхронизации первого триггера 5 является первым синхронизирующим входом 15 уст- 1 ройства, вход синхронизации второго триггера 6 соединен с выходом генератора импульсов 7, выход второго элемента И-НЕ

2 соединен с установочным входом первого триггера 5, инверсный выход которого сое- . динен с входом сброса второго триггера 6 и первым входом третьего элемента И-НЕ 3.

18(1752 1 первь(й вход четвер(ого элемента И-HE 4 соединен с выходом первого элемента И 8 и является выходом запуска 16 устройства, первый вход второго элемента И 9 соединен с прямым выходом второго триггера 6, вход данных которого соединен с шиной единичного потенциала устройства, вь!ход первого элемента И вЂ” НЕ 1 соединен с первым входом третьего элемента И 10, второй вход которого соединен с выходом третьего элемента И-HE 3 и входом первого элемента 11 задержки, вход второго элемента 12 задержки соединен с выходом элемента ИЛИ 13 и первым входом первого элемента И 8, второй вход которого соединен с выходом второго элемента задержки 12, первый вход элемента ИЛИ 13 соединен со входом элемента НЕ 14 и является запросным входом

17 устройства, выход элемента HE 14 соединен с первым входом второго элемента ИНЕ 2, второй вход которого соединен со вторым входом первого элемента И- НЕ 1, вторым входом четвертого элемента И-НЕ

4 и является вторым синхронизирующим входом 18 устройства, третий вход второго элемента И-HE 2 соединен с выходом второго элемента И 9, второй вход которого соединен с выходом первого элемента задержки 11, выход четвертого элемента ИНЕ 4 и выход третьего элемента И 10 являются соответственно выходами сигналов RAS 19 и CAS 20 устройства, управляющий вход 21 которого соединен со вторым входом третьего элемента И вЂ” НЕ 3, а вход данных первого триггера 5- с шиной нулевого потенциала устройства.

Устройство для управления регенерацией в полупроводниковой динамической памяти работает следующим образом, Условием сохранения информации в динамических БИС ОЗУ -является необходимость периодического обращения к каждой из строк матрицы накопителя, обычно для этой цели используется режим регенерации, при котором в каждом цикле обращения на БИС ОЗУ подается адрес очередной строки, сопровождаемыи стробом адреса строки (сигналом RAS) и запрещаегся выдача строба адреса столбца (сигнала CAS). При этом для перебора всех с рок необходимо наличие счетчика, а также схема коммутации его содержимого на адресные входы

БИС ОЗУ с соответствующил(и эс(ел<ентал1и управления.

Для ТОГО (тОГ) ы и(.".,л (О I<1 ь зти lf Iïаpëòg(I ные затраты в поспедних мод .лвх От-«вс I <> " ных и заруб<1жных БИГ. О,1У пр .у(усмотре((fïåöè;rëüный р(.>I((n. l р г:.I<ерв((<1(1. когда нл микросхемь(llo;< 1(< .I <(бз <;l!i t(B«B 1Р(СА." . Одна< о в с f в « (I . б Г<н< ° . (1< <.(1

55 жения, который пройдя элемент И 10 выдается на выход 20 устройства в качестве сигнала CAS, одновременно высокий уровень с прямого выхода триггера 5 поступает на второй вход элемента ИПИ 13, проходит его и оказывается на первом входе элемента

И 8 и входе .->лемента задержки 12. Время прохождения сигнала <врез элемент задерж!<и 12 <(Г1р(",I(вл,lе f(. 1 <1<,! < е р(3B;I(1(,1 1ежду сиГ

Il ъ !B(1(< .AS и R,1 в p" жим рвI ч<ерацин

ll<1Oк(В<«.В((<1< ° КОIOP"« I<- В(1(;: B,(O ". ЭЛЕили (тения сигнал СAS следуе(рань(ие си( нала RAS, при эгом работает внутренний счетчик БИС ОЗУ, который отсчитывает регенерируемые строки, предлагаемое уст5> ройство для управления регенерацией в полупроводниковой динамической памяти обеспечивает управление дан нь(м режимом как при отсутствии запросов к накопителю от внешних устройств, так и < ри их наличии.

Рассмотрим работу устройства при отсутствии запросов к накопителю (временная диаграмма приведена на фиг. 2).

В исходном состоянии триггеры 5 и 6 обнулены, на входах 15 и 18 присутствуют высокие уровни напря>кения — логические единицы (лог, "1"). а на входах 17 и 21 низкие

- логические нули (лог. "0"), на выходе элемента ИЛИ 13 и выходе элемента И 8 оказываются лог. "0", а на выходах элементов

И-НЕ 1 и 3 — лог. "1", В результате на выходе

16 устройства присутствует лог. "0", а на выходах 19 и 20 - лог. "1".

Частота циклов регенерации определя ется периодом следования. импульсов с генератора 7, по очередному положительному фронту, поступающему на вход синхронизации триггера 6, последний устанавливается в единицу и лог. "1" с его прямого выхода подается на первый вход элемента И 9, Так как на втором его входе также присутствует лог. "1", высокий уровень с выхода элемента

И 9 поступает на третий вход элемента ИНЕ 2. На первых двух входах этого элемента находятся nor. "1", поэтому на его выходе формируется лог. "0", проходящий на устаHoBo÷íûé вход триггера 5. Триггер 5 переходит в единицу и лог. "0" с его инверсного выхода выдается на вход сброса триггера

6. Последний возвращается в нулевое со40 стояние, на выходе элемента И 9 оказывается лог. "0", а на выходе элемента И-НЕ

2 — лог. "1", Переход.в единицу триггера 5 (единичное состояние триггера 5 является признаком цикла регенерации) вызывает появление лог, "1" на первом входе элемента И--ХЕ 1. Так как на втором входе этого элемента также присутствует лог. "1", на его выходе формируется низкий уровень напря1807521 мента И 8 также оказывается высокий уровень напряжения, в результате на его выходе формируется лог. "1", выдаваемый на выход 16 устройства в виде сигнала "3aпуск". Последний поступает в формирова- 5 тель синхросигналов ОЗУ, который может быть выполнен на основе регистра сдвига или линии задержки, В ответ на сигнал "Запуск" формирователь синхросигналов выдает в устройство

10 два синхросигнала: СС1, поступающие на синхронизирующий вход 15, и задержанный относительно него на некоторое время

СС2, поступающий на синхронизирующий вход 18. Низкий уровень синхросигнала

СС2 проходит на вторые. входы элементов

И вЂ” НЕ 1 и 4 и вызывает появление на их

15 входах лог. "1", что приводит к завершению выдачи сигналов RAS и CAS, Первый синхросигнал СС1 поступает на вход синхронизации триггера 5 и, так как на его входе

20 данных присутствует лог. "0", задним положительным фронтом возвращает триггер в

ПУСК и гарантирует сохранение высоких уровней на выходах 19 и 20 устройства после завершения выдачи второго синхросигнала СС2.

Рассмотрим работу устройства при

30 обслуживании внешних запросов к накопителю (временная диаграмма приведена на фиг, 3).

При необходимости записать или про35 читать информацию из накопителя на вход

17 устройства поступает высокий уровень сигнала ЗАПРОС, он проходит на первый вход элемента ИЛИ 13 и формирует на его выходе лог. "1", затем, аналогично режиму регенерации, на выходы 16 и 19 устройства выдаются сигналы ЗАПУСК и RAS, Для формирования сигнала CAS на вход 21 устройства подается высокий уровень управляющего сигнала УПР, задний фронт которого опреде40 ляется моментом окончания записи или чтения данных из накопителя. Поскольку в циклах обслуживания внешних запросов триггер 5 сохраняет нулевое состояние, на первом входе элемента И-НЕ 3 присутству50 ет лог. "1" и с приходом сигнала УПР на его выходе формируется лог, "0". в дальнейшем он через элемент И 10 выдается на выход 20 устройства в качестве сигнала СА$, Рассмотрим теперь работу устройства при наличии конфликтов между регенера- 55 цией и внешними запросами к накопителю, при этом возможны два варианта конфликтов: первый — запрос к накопителю поступает во время цикла регенерации; второй— требование регенерации (положительный нулевое состояние, обнуление триггера 5 приводит к окончанию выдачи сигнала ЗА- 25 перепад напряжения с генератора импульсов 7) возникает в процессе обслуживания запроса к накопителю, Если запрос к накопителю возникает во время цикла регенерации (временная диаграмма представлена на фиг. 4), то nor, "1" на выходе элемента ИЛИ 13 сохраняется и после обнуления триггера 5 по заднему фронту первого синхросигнала СС1, сигнал ЗАПУСКК на выходе 16 остается в состоянии лог.

"1", поэтому по окончании второго синхросигнала СС2, на обоих входах элемента ИНЕ 4 оказываются высокие уровни напряжения и на выход 19 выдается сигнал

RAS, при этом длительность паузы между сигналами RAS, необходимая для нормальной работы БИС ОЗУ, определяется положительностью синхросигнала СС2. Выдача сигнала СЯ$ на выход 20 осуществляется по управляющему сигналу УПР на входе 21 также, как это было описано выше, Если требование регенерации возникает во время цикла обращения к накопителю (временная диаграмма представлена на фиг. 5), то высокий уровень напряжения с прямого выхода триггера 6 через элемент И

9 проходит на третий вход элемента И-НЕ

2. Однако из-за наличия высокого уровня сигнала ЗАПРОС на входе 17, на выходе элемента НЕ 14 и первом входе элемента

И вЂ” НЕ 2 присутствует лог. "0", поэтому на выходе элемента И вЂ” НЕ 2 сохраняется лог. 1 и триггер 5 остается в нулевом состоянии.

С приходом сигнала УПР на обоих входах элемента И вЂ” НЕ 3 оказываются лог. "1", а на его выходе — лог, О. Последний проходит элемент задержки 11, элемент И 9 и посту- . пает на третий вход элемента И-НЕ 2, подтверждая лог. "1" на его выходе, в результате лог. "1" на выходе элемента ИНЕ 2 сохраняется и после снятия сигнала

ЗАПРОС с входа 17.

По окончании записи или чтения данных из накопителя сигнал УПР со входа 21 снимается и на выходе элемента И вЂ” НЕ 3 появляется лог, "1", Пройдя элемент задержки 11 и элемент И 9 она поступает на третий вход элемента И вЂ” НЕ 2, на всех трех входах которого оказываются высокие уровни напряжения, на выходе элемента И вЂ” НЕ 2 формируется лог.

"0" и триггер 5 переходит в единичное состояние. В результате на выходы„устройства выдаются сигналы ЗАПУСК, RAS и СА$ согласно временной диаграмме, соответствующей режиму регенерации, при этом длительность паузы между сигналами CAS, необходимая для нормальной работы БИС ОЗУ, определяется временем прохождения лог, "1" через элемент 11 задержки.

1807521

В быстродействующих ОЗУ сигнал УПР может быть непродолжительным и сниматься раньше сигнала ЗАПРОС. В этом случае установка в единицу триггера 5 задерживается до окончания синхросигнала СС2, низ- 5 кий уровень которого присутствует на втором входе элемента И-НЕ 2; Это позволяет завершить цикл записи или чтения данных до момента смены признака цикла.

Таким образом, предлагаемое устройст- 10 во позволяет не только разрешать конфликтные ситуации между запросами к накопителю и требованиями регенерации, но и проводить регенерацию с использованием внутреннего счетчика регенерируемых строк в БИС ОЗУ, 15 при этом выдерживаются минимальные пау зы между двумя последовательными сигналами RAS и GAS, а также взаимные задержки между ними, что гарантирует надежную работу накопителя. 20

Формула изобретения

Устройство для управления регенерацией в полупроводниковой динамической 25 памяти, содержащее первый и второй элементы И вЂ” НЕ, первый и второй триггеры и генератор импульсов, причем первый вход первого элемента И вЂ” НЕ соединен с прямым выходом первого триггера, вход синхрони- 30 зации которого является первым синхронизирующим входом устройства, а вход синхронизации второго триггера соединен с выходом генератора импульсов, о т л ич а ю щ е е с я тем, что, с целью расширения 35 функциональных возможностей устройства за счет организации последовательной подачи сигналов адреса столбца и адреса стро-ки, в него введены третий и четвертый алементы И-НЕ, первый, второй и третий 40 элементы И, первый и второй элементы задержки, элемент ИЛИ и элемент НЕ, причем " выход второго элемента И-НЕ соединен с установочным вход дом первого триггера, инверсный выход которого соединен с входом сброса второго триггера и первым входом третьего элемента И-НЕ, второй вход которого является управляющим входом устройства, первый вход четвертого элемента

И-HE соединен с выходом первого элемента И и является выходом запуска устройства, первый вход второго элемента И соединен с прямым выходом второго триггера, информационный вход которого является входом логической единицы устройства, выход первого элемента И вЂ” НЕ соединен с первым входом третьего элемента И, второй вход которого и вход первого элемента задержки объединены и подключены к выходу третьего элемента И-НЕ, вход второго элемента задержки и первый вход первого элемента И объединены и подключены к выходу элемента ИЛИ, первый вход которого и вход элемента НЕ объединены и являются запросным входом устройства, выход элемента НЕ соединен с первым входом второго элемента И-НЕ, второй вход которого, второй вход первого элемента И вЂ” НЕ и второй вход четвертого элемента И вЂ” НЕ объединены и являются вторым синхронизирующим входом устройства, третий вход второго элемента И-НЕ соединен с выходом второго элемента И, второй вход которого соединен с выходом первого элемента задержки, выход второго элемента задержки соединен с вторым входом первого элемента И, выход четвертого элемента И вЂ” НЕ и выход третьего элемента

И являются соответственно выходом стробирования адреса строки устройства и Bbtxo дом стробирования адреса столбца устройства, информационный вход первого триггера является. входом логического нуля устройства, а прямой выход первого триггера соединен с вторым входом элемента ИЛИ.

) В() 7г:21 е у Ю

1807521

ЗАПРОС

ЗАПУСК

CC <

ЧПР

RAS

GAS Ри.г, 2

3А П РОС

3АГЬСК сс

Сс2

CAS

ЗАПРОС

ЗАПУСК ссг

УПР

RAS

CAS (Duz. 9

ЗАПРОС Г запои с сс ссР

УПР

СПА. 5

ФиК. 5

Составитель Д. Бруевич

Редактор Техред М.Моргентал Корректор И. Шулла

Заказ 1383 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5

Производственно издательский комбинат "Патент", г. Ужгород. ул.Гагарина. 1Г1