Устройство для диагностического контроля оперативной памяти
Изобретение относится к вычислительной технике и может быть использовано при разработке оперативной памяти с встроенными средствами диагностирования в интегральном исполнении. Целью изобретения является повышение достоверности диагностического контроля. Устройство содержит формирователь теста, генератор импульсов , блок сравнения, выходы которого подключены к информационным входам формирователя распределения ошибок, выходы которого соединены с входами блока памяти распределения ошибок, формирователи адреса и данных, управляемые инверторы , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. При тестировании в блоке памяти распределения ошибок фиксируется сводная карта ошибок оперативной памяти, которая затем выводится в процессор для обработки. 2 ил.
СО!ОЗ Г:OBFTC КИХ
СОЦИАЛИСТИ РЕСПУБЛИК is» 6 11 С 29/00 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ВЕДОМСТВО СССР (ГОспАтент сссР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4914624/24 (22) 25.02.91 (46) 07.04,93. Бюл. № 13 (71) Московский энергетический институт (72) О, В. Исаев и А. Н. Пестряков (56) Авторское свидетельство СССР ¹ 1396160, кл, G 11 С 29/00, 1988.. Авторское свидетельство СССР N 903974, кл. G 11 С 11/00, 1982. (54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИЧЕСКОГО КОНТРОЛЯ ОПЕРАТИВНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано при разраротке оперативной памяти с встроенИзобретение относится к вычислительной технике и может быть использовано при разработке оперативной памяти с встроенными средствами диагностирования в интегральном исполнении. Целью изобретения является повышение достоверности диагностического контроля. На фиг. 1 изображена схема устройства для диагностического контроля оперативной памяти; на фиг. 2 — блок фиксации распределения ошибок. Устройство содержит счетчик 1 младших адресов, счетчик 2 старших адресов, счетчик 3 формирователя теста, генератор 4 импульсов, группу управляемых инверторов 5, блок сравнения 6, блок 7 формирования распределения ошибок, блок 8 памяти распределения ошибок, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 9. шинные формирователи SU« 1807525 А1 ными средствами диагностирования в интегральном исполнении. Целью изобретения является повышение достоверности диагностического контроля. Устройство содержит формирователь теста, генератор импульсов, блок сравнения, выходы которого подключены к информационным входам формирователя распределения ошибок, выходы которого соединены с входами блока памяти распределения ошибок, формирователи адреса и данных, управляемые инверторы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, При тестировании в блоке памяти распределения ошибок фиксируется сводная карта ошибок оперативной памяти, которая затем выводится в процессор для обработки, 2 ил. данных 10, 11 и адреса 12, 13, вход 14 сиг. нала начальной установки, вход 15 сигнала запуска, вход 16 сигнала чтения распределения ошибок, выход 17 сигнала готовности устройства, выход 18 сигнала чтение — запись в накопитель, выходы 19 младших ад(гъ ресов, выходы 20 старших адресов, выход 21 сигнала обращения к накопителю, выходы- (Л входы 22 данных. Блоки 1-3 образуют фор-, ) мирователь теста. (Я Блок 7 формирования распределения ошибок по входу 23 подключен к выходу младшего разряда счетчика 1 младших ад1,> ресов, по входу 24 к выходу N-2 разряда счетчика 2 старших адресов, по входу 25 — к выходу генератора импульсов 4, по входу 26 — к выходу сигнала переполнения счетчика 1 младших адресов, по входам 27 — к выходам блока сравнения 6 по выходам 28 — к информационным входам блока 8 памяти распределения ошибок. 1807525 Блок 7 формирователя распределения ошибок (фиг. 2) содержит триггер 29, регистр 30, состоящий из 1-триггеров, элемент И 31, элемент ИЛИ 32, формирователь импульсов 33. 5 Счетчик формирователя теста 3 используется для генерации псевдослучайной тестовой последовательности данных и может быть реализован известными способами. Блок 8 памяти распределения ошибок "0 представляет собой стек и может быть выполнен по схеме. Устройство работает следующим образом. После включения питания перед нача- 15 лом работы в устройство подается сигнал начальной установки 14, который устанавливает счетчики 1 и 2 адреса.в нулевое со, стояние, обнуляет счечтик 3 формирования: теста, устанавливает триггер 29 в состояние 20 "Лог. 0", обнуляет регистр 30 и блок 8 памяти распределения ошибок. В режиме диагностирования на вход 15 устройства поступает сигнал запуска, который разрешает работу генератора импульсов 4 и слу- 25 жит сигналом выборки формирователей адреса 12, 13 и данных 10. Генератор импульсов 4 обеспечивает переключение счетчика 1 младших адресов, младший разряд которого является сигна- 30 лом чтение — запись для оперативной памяти (ОП). Перебор остальных адресов этого счетчика позволяет тестировать первую ли. нейную ОП. Генератор импульсов 4 обеспечивает также перебор данных в счетчике 3 35 формирователя теста, который формирует псевдослучайную последовательность кодов для реализации моделированного алго- .. ритма теста "Марш" для Многоразрядной памяти. Данные со счетчика 3 формировате- 40 ля теста через управляемые инверторы 5 поступают на шинный формирователь данных 10, который осуществляет передачу на . шину данных ЗУ 22; Управление управляемыми инаерторами 5 осуществляется с по- 45 мощью элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ в зависимости от режима "Чтение" или "3aпись" и от N-2 разряда счетчика 2 старших разрядов, который характеризует четность порядкового номера цикла прохождения тес- 50 та. Младший разряд счетчика 1 младших разрядов, характеризующий режим чтение— запись осуществляет блокировку сигнала ° выборки формирователя данных 10 в режиме "ЧТЕНИЕ". Генератор импульсов 4 фор- 55 мирует также сигнал обращения к ЗУ 21. Таким образом по каждому адресу линейки Oll в зависимости от состояния разрядов счетчика младших адресов и сигнала переполнения счетчика старших разрядов устройство диагностики инициирует два обращения; чтение прямого (инверсного) кода и запись инверсного (прямого) кода. В циклах чтения данные из ОП по двунаправленным шинам 22 поступают в блок сравнения 6, где сравниваются с эталоном, формируемым на выходах управляемых инверторов счетчиком 3 формирователя теста, Резуль- .. тирующий вектор сравнения 27 поступает на блок 7 фиксации распределения ошибок, который работает следующим образом, Основой блока 7 является диагностический регистр 30, каждый разряд которого представляет I-триггер„строби руемый сигналом 25 от генератора импульсов 4 при наличии признака действительности данных с выхода триггера 29 и признака цикла чтения с выхода 23. Необходимость введения триггера 29 обуславливается тем, что первоначально в накопителе тестируемой ОП присутствует случайная информация и результаты чтения на "первом проходе" теста не несут полезной информации. При полном переборе всех адресов ОП на N-3 выходе счетчика 2 старших адресов появляется сигнал 24, который устанавливаеттриггер 29 в состояние "Лог. 1", что соответствует появлению признака действительности данных, Этот же сигнал 24 из.меняет логическое состояние на одном из входов элемента ИСКЛ ЮЧАЮЩЕ Е ИЛИНЕ, что приводит к тому, что если при" первом проходе" мы производили чтение прямого кода и запись инверсного, то при осуществлении "второго прохода" мы будем читать инверсный код и записывать прямой По окончании прохода каждой линейки ОП с выхода переполнения счетчика младших адресов поступает сигнал 26, который запускает формирователь 33 и по заднему фронту сбрасывается содержимое регистра 30, после того как по последнему фронту сигнала 26 оно было переписано в блок памяти распределения ошибок 8. После осуществления четырех проходов теста в старшем разряде счетчика старших разрядов 2 появится сигнал готовности 17. который одновременно отключит генератор импульсов 4 и сообщит процессору о завершении диагностирования, Для передачи в процессор по окончании тестирования хранящейся в блоке 8 памяти распределения ошибок матрицы распределения .Ошибок необходимо подать активный сигнал "Вывод" 16 столько раз сколько линеек имеет ОП, Сигнал "Вывод" будет сигналом чтения иэ блока памяти распределения ошибок и сигналом выборки шинного формирователя данных 4, Таким образом, предложенное ycrpc стводля диагностического контроля î.еспе1807525 чивает формирование распределения ошибок полной размерности и может быть использовано для диагностирования ОП до уровня микросхем и связей, Формула изобретения 1. Устройство для диагностического контроля оперативной памяти, содержащее формирователь теста, формирователь 10 распределения ошибок, формирователи данных первой группы, формирователи адреса первой группы и блок сравнения, входы первой группы которого соединены с выходами 15 формирователей данных первой группы и являются информационными входами-выходами устройства, входом сброса которого является вход сброса формирователя распределения ошибок, информационные входы которого соединены с выходами блока сравнения, причем выходы формирователей адреса первой группы являются выходами 20 старших разрядов адреса устройства, о т л ич а ю щ ее с я тем, что. с целью повышения достоверности диагностического контроля, в него введены генератор импульсов, эле25 мент ИСКЛЮЧАЮЩЕЕ ИЛИ вЂ” НЕ, группа реса второй группы, причем первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вЂ” НЕ, вход разрешения записи формирователя распределения ошибок, информационный. вход первого формирователя адреса второй группы и вход разрешения формирователей данных первой группы объединены и подключены к первому выходу формирователя теста, выходы первой группы которого подключены к 40 информационным входам формирователей адреса второй группы, начиная с второго, выходы которых являются выходами младших разрядов адреса устройства, выходом чтения-записи которого является выход пер45 ваго формирователя адреса второй группы, выходы второй группы формирователя теста соединены с информационными входами формирователей адреса первой группы, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ50 НЕ и установочный вход формирователя распределения ошибок объединены и подключены к второму выходу формирователя теста, третий выход которого соединен с .первым входом генератора импульсов и является выходам готовности устройства, вхо- 55 дом пуска которого является второй вход генератора импульсов, выход которого подуправляемых инверторов, блок памяти распределения ошибок, формирователи. данных второй группы и формирователи ад- 30 ключен к объединенным синхровходам формирователя теста и формирователя распределения ошибок и является выходом обращения устройства, вход промежуточного сброса формирователя распределения ошибок и вход записи блока памяти распределения ошибок объединены и подключены к четвертому выходу формирователя теста, информационные входы и выходы блока памяти распределения ошибок соединены соответственно с выходами формирователя ошибок и с информационными входами формирователей данных второй группы, выходы которых подключены к входам первой группы блока сравнения, выходы третьей группы формирователя теста соединены с первыми входами управляемых инверторов группы, вторые входы которых объединены и подключены к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИНЕ, информационные входы формирователей данных первой группы и входы второй группы блока сравнения объединены и подключены к соответствующим выходам управляемых инверторов, управляющие входы формирователей адреса перьой и второй групп и формирователей данных первой и .второй групп соединены с входом пуска устройства, вход считывания блока памяти распределения ошибок и управляющий вход формирователей данных второй группы объединены и являются управляющим входом вывода устройства, входы сброса формирователя теста и блока памяти распределения ошибок соединены с входом сброса устройства. 2,Устройствопоп.1, отлича ющеес я тем, что формирователь распределения ошибок содержит триггер, элемент И, элемент ИЛИ, формирователь импульсов и ре- гистр, причем установочный вход триггера является установочным входом формирователя, вход сброса триггера является входом сброса формирователя и соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу формирователя имnynbcoe, вход которого является входом промежуточного сброса формирователя, первый вход и выход элемента И соединены соответственно с выходом триггера и синхровходом регистра, вход сброса которого подключен к выходу элемента ИЛИ, второй и третий входы элемента И являются соответственно входом разрешения записи и синхровходом формирователя, информационные входы и выходы регистра являются соответственно информационными входами и выходами формирователя. 1807525
