Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике, в частности к подсистемам обмена информацией вычислительных систем и многомашинных комплексов с шинной архитектурой . Буферное запоминающее устройство представляет собой унифицированное устройство, которое может применяться для агрегатирования обычных и высоконадежных резерьированных вычислительных систем. Изобретение позволяет эффективно применять его в подсистемах контроля и в высоконадежных многомашинных комплексах . Цель изобретения - расширение области применения устройства за счет возможности организации его резервирования . Буферное запоминающее устройство содержит накопитель, два регистра адреса, четыре триггера, два элемента ИЛИ, два элемента И, семь блоков элементов И. блок управления, пять мультиплексоров, два блока регистров, регистр номера устройства, дешифратор. 6 ил. (Л С

сок.з советских

СОЦИАЛИС1И 1ГСКИХ

Р Е С11У Г 11И К (я >5 G 11 С 19/00

ГОСУДАРСТВЕ Н ЮЕ ПАТЕ) 11 1(ОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНГ СССР) ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4905995/24 (22) 25.01.91 (46) 30.06.93. Бюл. ¹ 24 (71) Науч но-исследова тел ьский институт

"Рассвет" (72) В.В.Веселовский (56) Авторское свидетельство СССР № 583476, кл. 6 11 С 11/00, 1976.

Авторское свидетельство СССР

¹ 1019495, кл, G 11 С 19/00, 1982. (54) БУФЕРНОЕ ЗА(10МИНАЮЩЕЕ УСТРОй СТВО (57) Изобретение относится к вычислительной технике, в частности к подсистемам обмена информацией вычислительных систем и многомашинных комплексов с шинной архитектурой. Буферное запоминающее устИзобретение относится к вычислительной технике и может быть использовано в подсистемах обмена информацией в вычислительных системах и многомашинных комплексах с шинной архитектурой в качестве унифицированного буферного запоминающего устройства (6ЗУ), Целью изобретения является расширение области применения устройства за счет возможности организации его резервирования.

На фиг.1 представлена схема устройства; на фиг.2 — схема блока управления; на фиг.3 — cxeMa. поясняющая логику управления окном; на фиг.4, 5 — пример объединения БЗУ в резервированную систему; на фиг.б — таблица состояния БЗУ, поясняю. SU 1824651 Al ройство представляет собой унифицированное устройство, которое может применяться для агрегатирования обычных и высоконадежных резерьированных вычислительных систем. Изобретение позволяет эффективно применять его в подсистемах контроля и в высоконадежных многомашинных комплексах, Цель изобретения -- расширение области применения устройства за счет возможности организации его резервирования. Буферное запоминающее устройство содержит накопитель. два регистра адреса, четыре триггера, два элемента ИЛИ, два элемента И, семь блоков элементов И, блок управления, пять мультиплексоров, два блока регистров, регистр номера устройства, дешифратор. 6 ил, щая работу БЗУ в схеме, приведенной на фиг.4, Устройство содержит пятый мультиплексор 1, четвертый триггер 2, первый и второй блоки 3, 4 регистров, регистр 5 номера устройства, четвертый элемент 6 ИЛИ, третий и четвертый мультиплексора 7, 8, дешифратор 9, блок 10 управления, первый и второй мультиплексоры 11, 12, седьмой блок 13 элементов И, третий триггер 14, третий элемент 15 ИЛИ, первый и второй регистры 16, 17 адреса. второй и первый триггеры 18, 19, первый элемент ИЛИ ?О, первый элемент И 21, первый и второй блоки 22, 23 элементов И, элемент И 24, второй элемент ИЛИ 25, третий, пятый, шестой и четвертый блоки 26-29 элементов И, накопитель 30, адресный вход 31 накопителя, 1824651

30 но

55 нины 32-34 управления, третий информационный вход устройства 32, установочные входы 33, 34. второй управляющий выход

35, первый адресный вход 36, первый управляющий вход записи 37, третий управляющий выход 38, установочные входы 39, 40, шестой и второй управляющие входы 41, 42, первые информационные вход 43 и выход 44 устройства, третий четвертый управляющий входы 45. 46 записи, девятый управляющий вход 47, установочный вход 48, пятый управляющий вход 49, блокирующие входы 50.1—

50.п, установочный вход 51. второй адресный вход 52, второй управляющий вход записи 53, установочные входы 54, 55, первый упраэляющий выход 56, седьмой управляющий вход 57, первый управляющий вход 58, второй информационный выход 59, второй информационный вход 60, четвертый управляющий выход 61 устройства, вход начальной установки 62, Блок управления (фиг.2) включает схемы сравнения 63—

64. мультиплексоры 65, 66. элементы И 67, 68, триггер режима и блокировки 69, 70, элемент И 71.

Устройство работает следующим образом.

Возможна работа БЗУ в следующих рвжиглах:

a) режим без ограничения окна, б) режим обмена через управляемое окн) режим скользящего резервирования, Заращения к БЗУ осуществляется через

jl н |алл.

Обращение к накопителю 30 осуществляется по адресам, которые записываются в регисгры 16, 17 адреса и поступают н накопитель 30 через блоки 22, 23 элементов И, на другие входы которых подаются управляющие сигналы.

При работе в первом режиме БЗУ обменивается данными через оба канала одинаково. При этом местоположение разрешенная зона адресов окна не э дается. В случае обращения к данному БЗУ в устройство поступают сигналы управления по шинам 41, 42 (57, 58).

Перед началом работы БЗУ устанавливается в исходное состояние. Триггер 69 режима и триггер 70 блокировки, триггеры

14, 2, триггеры 19, 18 (разрешения обращения) устанавливаются в нулевое состояние.

БЗУ начинает обмен данными с активным каналом после прихода управляющего сигнала по входу 39 (54) установки разрешения обращения (активный канал — это канал, который находится в состоянии обмена данными с БЗУ). При этом триггер 19 (18) устанавливается в единичное состояние. разре. ая второму каналу (первому) сигналом на входе 56 (38) обращение в БЗУ.

Одновременно разрешается прохождение сигналов управления через элемент

24 (21) И, В процессе обмена данными через активный канал на вход 58 (41) поступает сигнал, обеспечивающий считывание данных по адресу иэ регистра 17 (16). Ее вывод производится в канал по выходу 59 (44). На вход

57 (42) поступает сигнал, обеспечивающий запись принимаемой иэ активного канала по входу 60 (43) данных по адресу из регистра 17 (16). При этом с выхода элемента ИЛИ

25 (20) и единичного выхода триггера 19 (18) на входы элемента И 24 (21) подаются разрешающие сигналы. Разрешающий сигнал на выходе 35 блока 10 (выход элемента 71

ИЛИ) (в случае обращения к БЗУ от первого канала) формируется при условии наличия сигнала на выходе элемента И 68, т.е, когда триггеры 69, 70 находятся в нулевом состоянии, После окончания обмена по активному каналу осуществляется сброс триггера 19 (18) сигналом на входе 40 (55) в нулевое состояние. Тем самым запрещае1ся обращение к БЗУ со стороны канала, который был актинным.

Затем осуществляется ус1ановка в состояние единицы триггера 18 (19) сигналом на входе 54 (39). Тем самым разрешается обращение к БЗУ со стороны канала, который был пассивным (т.е. не осуществлял обмен данными), Таким образом, активным становится другой канал, который осуществляет обмен данными с БЗУ аналогично, т,е, как описано выше, только по сигналам, укаэанным в скобках.

Работа БЗУ во нтором режиме осуществляется следующим образом.

Для обмена данными между двумя каналами в адресном пространстве первого канала отводится зона адресов (окно), Величина окна задается для каждого конкретного случая. БЗУ осуществляет обмен данными по первому каналу между устройства, подключенными к первому каналу (на фиг.1,2,3 не показаны), и БЗУ через любые заданные окна, Режим устанавливается сигналом на входе 48, При этом триггер 69 устанавливается в единичное состояние. В блок регистров 3 предварительно заносятся адреса окон сигналами, поступающими по входу 45 и в блок 4 регистров заносятся условные коды объемов окон сигналами, поступающими по входу 46, Условные коды объема окна задаются в позиционном коде. Между разрядам:.i реги1824651 стров блока 4 и условными кодами объема окна устанавливается однозначное соответствие; I-му разряду какого-либо регистра блока 4 соответствует величина окна 2 слов, причем x

Затем осуществляется установка режима сигналом, поступающим по входу 48. дальнейшая работа БЗУ осуществляется так же, как и в первом режиме. Разница заключается в том, что сигнал разрешения на выходе 35 блока 10 (выходе элемента 71 ИЛИ) формируется при совпадении сигналов на выходах схем 63, 64 сравнения и при установленных в единичное состояние триггере

69 и в нулевое состояние триггере 70.

Сигнал на выходе схемы 63 сравнения появляется при совпадении старших разрядов регистров 16 и нулевого регистра блока

3. В данном режиме к блоку 10 через мультиплексор 11 подключается нулевой регистр блока 3, т,к, нэ вход управления мультиплексора 11 подается сигнал с нулевого выхода триггера 14. Сигнал на выходе схемы 64 сравнения появляется при совпадении кодов. поступающих на нее с мультиплексоров 65, 66.

Мультиплексоры 65, 66 управляются кодом. поступающим из нулевого регистра блока 4 регистров, Нулевой регистр блока 4 подключается к блоку 10 через мультиплексор 12, который также управляется в данном режиме нулевым выходом триггера 14.

На фиг.3 в качестве примера принято, что минимальный размер окна составляет

128 слов, максимальный — 2048 слов. В мультиплексорах 65, 66 на фиг.3 обозначены разряды регистров блоков 3, 4 соответственно (или разряды мультиплексоров 7, 8 соответственно), строка внутри мультиплексоров

65, 66 соответствует одному информационному входу, При подаче сигнала на какой-либо управляющийй вход мультиплексоров 65, 66 соответствующие разряды регистров блоков

3, 4 подключаются к схеме 64 сравнения.

Например. в выбранном регистре блока

4 записан код 00100, т.е на третий управляющий вход мультиплексоров 65, 66 подается сигнал разрешения, в результате к схеме

64 сравнения подключается 11 и 10 разряды регистра 16 и 3,2 разряды выбранного регистра блока 3.

Таким образом, в случае попадания адресов при обращении к БЗУ со стороны первого канала в зону разрешенных адресов, задаваемых иэ второго канала через блоки

55 регистров 3 и 4 на выходе 35 блока 10 (выход элемента 71 ИЛИ) формируется сигнал

"призрак сравнения", который выдается в первый канал по выходу 35 и на вход элемента 21 И в качестве сигнала разрешения, При установке триггера 70 блокировки в состояние единицы сигналом по входу 49 на входы элементо= 57, 68 И подается запрещающий сигнал. В результате на выходе 35 элемента 71 ИЛИ формируется сигнал запрещения, который блокирует элемент 21 И.

В результате обмен данными с БЗУ по первому каналу блокируется.

Работа БЗУ в третьем режиме осуществляется следующим образом.

Режим устанавливается установкой триггеров 69 и 14 в состояние единицы сигналами на входах 48, 51 соответственно, предварительно загружаются блоки регистров 3, 4 сигналами на входах 45, 46, а затем в регистр 5 номера устройства заносится номер БЗУ, которое надо заблокировать (выключить иэ работы), Код номера устройства может быть записан из второго канала сигналом на входе

32. При этом код номера устройства с входа

60 через мультиплексор 1 заносится в регистр 5 сигналом, поступающим через элемент 6 ИЛИ со входа 47, Код номера устройства может быть записан из блока реконфигурации (на фиг. не показан), при этом код с входа 32 записывается в регистр

5 через мультиплексор 1 сигналом, поступающим через элемент 6 ИЛИ с входа 34.

При работе в первых двух режимах к регистру 5 через мультиплексор 1 подключаются входы 60, т.к. триггер 2 установлен в нулевое состояние, при работе в третьем режиме триггер 2 устанавливается в состояние единицы сигналом на входе 33.

Код номера устройства дешифруется на дешифраторе 9, который управляет мультиплексорами 7, 8 тем самым осуществляет выбор соответствующих регистров иэ блоков3,4, Сигналы с выхода дешибратора 9 через блок 13 элементов И поступают на выход 61

БЗУ. При этом на одной линии выхода 61 в зависимости от кода в регистре 5 формируется сигнал блокировки, который поступает на соответствующий вход 50 устройства, которое должно быть заблокировано путем установки его триггера 70 блокировки через элемент 15 ИЛИ в состояние единицы. Таким образом, если в данной БЗУ в регистр 5 запишется, например, код устройства (Ф 3, то устройство с этим номером эаблокируется и не будет воспринимать управляющие сигналы, а БЗУ настроится на область памяти третьего (за блоки рова н ного) устройства, 1824651

35

45

55 т.е. при работе блока 10 будут использоваться коды иэ третьих регистров блоков 3, 4, Если в блоках 3, 4 регистров записаны начальные адреса и объемы окон для каждого иэ устройств, подключенных к первому каналу, т.е. заданы адресные зоны устройств, то БЗУ попеременно может осуществлять подмену работающих БЗУ.

Таким образом, данный режим работы позволяет организовать скользящее резервирование БЗУ.

Подробнее режим поясняется схемой на фиг.4 и таблицей состояний на фиг.6.

В первый интервал времени БЗУО является резервным (заблокировано). Работают

БЗУ с первого по третий, БЗУ 1 настроено на зону 1, БЗУ 2 на зону 2, БЗУ 3 на зону О.

В регистр 5 БЗУ 3 записан нулевой код, поэтому сигнал с нулевой линии выхода 61

БЗУ 3 поступает на одну из шин 50 БЗУ О и блокирует его, Параметры зоны (адрес и объем) во всех БЗУ берутся иэ нулевых регистров блоков 3, 4.

Во второй интервал времени резервным является БЗУ 1, остальные работают.

БЗУ 1 настроено на зону 1, БЗУ 2 на зону 2, БЗУ 3 — на зону О. B регистре 5 БЗУ 1 эап:;сан,.од "1", поэтому сигнал с первой линии выхода 61 БЗУ 2 поступает на один иэ входов 50 - 50, БЗУ 1 и блокирует его. Параметры зоны в БЗУ 1 берутся из первых регистров блоков 3, 4, а в БЗУ 2 и БЗУ 3 — из нулевых и так далее. В таблице на фиг,5 приведен полный цикл переключения БЗУ.

Иэ четырех БЗУ в работе находятся только три БЗУ, На фиг.5 приведен другой возможный вариант объединения БЗУ в резервированную систему. В данном варианте два резервных БЗУ поочередно блокируют работу

БЗУ1 — БЗУ4, Дисциплина записи блоков может быть различной в зависимости от управления от блока реконфигурации (на фиг, не показан). Например, сначала первое резервное БЗУ поочередно подменяет БЗУ1БЗУ4, потом — второе, Или возможна такая дисциплина замены: первое резервное БЗУ заменяет БЗУ 1, затем второе резервное

БЗУ заменяет БЗУ 2 и т,д, Использование предлагаемого БЗУ позволяет агрегатировать вычислительные системы унифицированными БЗУ, которые позволяют легко перестраивать архитектуру вычислительных систем, организовывать простое резервирование устройств вычислительных систем, организовывать простое езервирование устройств вычислительных систем (скользящее резервирование, переключение на "горячий резерв") в том числе устройств сопряжения подсистем верхнего и нижнего уровней в иерархическом многомашинных системах обработки данных.

Таким образом, устройство позволяет расширить область применения ЬЗУ. повысить надежность вычислительных систем в целом за счет простой реконфигурации вычислительной системы и за счет органиэации скользящего резервирования.

Кроме того, использование предлагаемого БЗУ предоставляет дополнительные воэможности в случае отработки, тестирования, контроля технических средств и особенно программных средств, когда вместо какой-либо подсистемы к вычислительной системе подключается через предлагаемое

БЗУ подсистема имитации и контроля, Формула изобретения

Буферное запоминающее устройство, содержащее накопитель, подключенный адресным входом к выходу первого и второго блоков элементов И, информационным входом — к выходам третьего и четвертого блоков элементов И, а выходом — к первому входу пятого блока элементов И и к первому входу шестого блока элементов И, первый триггер, дешифратор, первый, второй и третий элементы ИЛИ, гп:рвый вход третьего блока элементов И и выход шестого блока элементов И являются соответслгвенно первым информационным входом и первым информационным выходом устройства, первый вход четвертого блока элементов И и выход пятого блока злеме>пов И являются соответственно вторым информационным входом и вторым информационным выходомустройства,отличающееся тем, что, с целью расширения области применения и повышения надежности устройства зл счет возможности организации его резервирования, в устройство введены блок управления, пять мультиплексоров, два блока. регистров, регистр номера устройства, два регистра адреса, три триггера, седьмой блок элеменгов И, элемент ИЛИ, вторые входы шестого и четвертого блоков элементов И подключены к первым входам cocil ветственно первого и второго элементов ИЛИ, связанных выходами с первыми входами соответственно первого и второго элементов И, подключенных выходами к первым входам соответственно второго и первого блоков элементов И, а вторыми входами — к прямым выходам соответственно второго и первоготриггеров, второй вход первого блока элементов И соединен с выходом первого регистра адреса и с адресным входом блока управления, подключенного первым управляющим входам к выходу третьего элемента

ИЛИ, а входом начальной установки — к ну1824651

10 левому входу третьего триггера, связанного инверсным выходом с первыми управляющими входами первого и второго мультиплексоров, а единичным выходом — с первым входом седьмого блока элементов И и с вторыми управляющими входами первого и второго мультиплексоров, подключенных выходами соответственно к первому и второму информационным входам блока управления, первыми информационными входами соответственно — к выходам первого и второго блоков регистров и к информационным входам соответственно третьего и четвер ого мультиплексоров, соединенных выхо, ами с вторыми информационными входами соответственно первого и второго мультиплексоров, а управляющими входами — с вторым входом седьмого блока элементов И и с выходом дешифратора, связанного входом с выходом регистра номера устройства, подключенного входом разрешения записи к выходу четвертого элемента ИЛИ, а информационным входом — к выходу пятого мультиплексора, соединенного управляющим входом с прямым выходом четвертого триггера, первым инфор, ционным входом с информационными вхь,,ами первого и второго блоков регистров и с первым входом четвертого блока элементов И, второй вход второго блока элементов И подключен к выходу второго регистра адреса, второй вход второго элементов

ИЛИ и второй вход пятого блока элементов

И объединены и являются первым управляющим входом устройства, второй вход первого элемента ИЛИ и второй вход третьего

35 блока элементов И объединены и являются вторым управляющим входом устройства, нулевой и единичный входы первого, второго триггеров и единичные входы третьего тригера и четвертого триггера, установочный вход блока управления являются соответствующими установочными входами устройства, а нулевые входы третьего и четвертого триггеров являются входом начальной установки устройства, информационные входы первого и второго регистров адреса являются соответственно первым и вторым адресными входами устройства, входы разрешения записи первого и второго регистров, первого и второго блоков регистров являются соответственно первым, вторым, третьим и четвертым управляющими входами записи устройства, второй информационный вход пятого мультиплексора является третьим информационным входом устройства, первый вход и группа входов третьего элемента ИЛИ являются соответственно пятым управляющим входом устройства и группой блокирующих входов устройства, первые входы первого и второго элементов ИЛИ, первый и второй входы четвертого элемента ИЛИ являются соответственно шестым, седьмым, восьмым и девятым управляющими входами устройства, прямой выход первого трипера, объединенные выход блока управления и третий вход первого элемента И, прямой выход второго триггера и выход седьмого блока элементов И являются соответственно первым, вторым, третьим и четвертым управляющими выходами.

1824651

67

У ,77

1824651 уЯ

Риг д

1824651,п2455!

Og

-ФРОРС" 80Юр фо

Составитель В. Веселовский

Редактор С. Кулакова Текред M.Ìîðãåíòàë Корректор Н. Милюкова

Заказ 2226 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКН1 ГСР

113035, Москва, Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул Гагарина. 101

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при проектировании устройств хранения и сдвига информации

Изобретение относится к вычислительной технике и автоматике и может быть использовано в различных устройствах обработки и передачи информации

Изобретение относится к импульсной технике и может быть использовано в различных устройствах автоматики и вычислительной техники

Изобретение относится к вычислительной технике и автоматике и может быть использовано в различных устройствах обработки и передачи информации

Изобретение относится к вычислительной технике и может быть использовано для преобразования последовательного кода в параллельный

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании энергозависимых постоянных запоминающих устройств, предназначенных для хранения определенных кодовых последовательностей

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для регистрации однократных аналоговых процессов, в особенности в системах измерения механических и акустических импульсных процессов

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах приема и передачи дискретной информации

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх