Устройство для поиска свободных зон памяти

 

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств. Цель изобретения - повышение быстродействия устройства. Устройство для поиска свободных зон памяти содержит преобразователь адреса, регистр, приоритетный шифратор, 2 коммутатора, группу сумматоров по модулю 2. Адреса загружаемых и освобождаемых зон памяти фиксируются в регистре флажками признаков. По состоянию регистра ведется приоритетный поиск свободной зоны как по возрастанию, так и по убыванию значения кода адреса зоны. 2 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 7/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

В ЕДОМ СТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

СО

ЬЭ

Ю

О

0с

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4881906/24 (22) 11.11.90 (46) 23.07.93. Бюл. № 27 (71) Львовский политехнический институт им.Ленинского комсомола (72) О.К,Мешков и И.Б.Боженко (56) Авторское свидетельство СССР

¹ 980159, кл. G 11 С 7/00, 1982.

Авторское свидетельство СССР

¹ 1481851, кл. G 11 С 7/00, 1989. (54) УСТРОЙСТВО ДЛЯ ПОИСКА СВОБОДНЫХ ЗОН ПАМЯТИ

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств.

Цель изобретения — повышение быстродействия устройства.

Новыми существенными признаками заявляемого устройства являются введение группы сумматоров по модулю 2 и связей, отражающих новую органиэацию взаимодействия между элементами устройства.

Новая организация известных элементов позволяет вести поиск свободных зон как по возрастанию значений кодов их адресов, так и по их убыванию, что позволяет ускорить процесс загрузки памяти максимум в 16 раз.

На фиг, 1 приведена функциональная схема устройства; на фиг. 2 — функциональная схема преобразователя адреса.

Ус;ройство содержит преобразователь

1 адреса, регистр 2, приоритетный шифратор 3, первый 4 и второй 5 коммутаторы, „„. Ж„„1829046 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств, Цель изобретения — повышение быстродействия устройства. Устройство для поиска свободных зон памяти содержит преобразователь адреса, регистр, приоритетный шифратор, 2 коммутатора, группу сумматоров по модулю

2. Адреса загружаемых и освобождаемых зон памяти фиксируются в регистре флажками признаков. По состоянию регистра ведется приоритетный поиск свободной эоны как по возрастанию, так и по убыванию значения кода адреса зоны. 2 ил., 1 табл. группу сумматоров 6 по модулю два, адресные входы 7 и выходы 8, синхровход 10, второй управляющий вход 11, вход 12 сброса, управляющий выход 13 и третий управляющий вход 14.

Выход преобразователя 1 адреса соединен с информационным входом регистра 2, синхровход и входы разрешения записи и сброса которого подключены, соответственно, к синхровходу 10, второму управляющему входу 11 и входу 12 устройства, а выход — ко входу данных преобразователя 1 и к соответствующим входам второго коммутатора 5, выход которого соединен со входом приоритетного шифратора 3, выход запроса которого подключен к управляющему выходу 13 устройства, а информационные выходы — к первым входам сумматоров 6 по модулю два, вторые входы которых соединены с третьим управляющим входом 14 устройства, а выходы — со вторым информационным входом первого коммута1829046 тора 4, первый информационный вход которого подключен к адресному входу 7 устройства, управляющий вход — к первому управляющему входу 9 устройства, а выход — к адресному входу преобразователя 1 и адресному выходу 8 устройства, Со входа 7 поступают коды А х адресов загружаемых зон, с выхода 8 — коды А ых адресов загружаемых и свободных зон. Со входа 9 поступаетсигнал режима ПОИСК, со входа 10 — синхросигнал СИ, с 11 — сигнал режима ЗАГР, с 12 — сброс НУ, С выхода 13 поступает сигнал полной занятости памяти

ЗП, со входа 13 — сигнал направления поиска УБ. 15

Прео зазователь 1 адреса содержит (см. фиг. 2) дешифратор 15 и группу элементов 16 эквивалентности. Вход дешифратора

15 является адресным входом преобразователя, первые входы элементов 16 — адрес- 20 ным входом, а выходы — выходом преобразователя.

Реализованный вариант заявляемого устройства предназначен для адресации зон памяти по четырем адресным шинам, Шифратор 3 выполнен на основе К555ИВ1, коммутаторы 4, 5 — на К555КП11. В блоке

1 дешифратор 15 выполнен на К555ИДЗ.

Элементы 6, 16 выполнены на основе

К555Л П5.

Устройство работает следующим образом.

Режим сброса осуществляется для освобождения всех зон памяти и задается сигналом HY. При этом в устройство по входу 7 последовательно поступают все адреса зон

А>х, сопровождаемые стробами СИ, а все разряды регистра 2 устанавливаются в "0".

Режим загрузки задается уровнями "0" на входах 9, 12 и "1" на входе 11, К выходу 8 подключается вход 7. По А>< устанавливается в "0" соответствующий выход дешифратора 15 преобразователя 1, При его совпадении с признаком свободы зоны, также уровня "0", соответствующий элемент 16 эквивалентности формирует признак занятости уровня "1", который и записывается по положительному фронту СИ в соответствующий разряд регистра 2, Поскольку прочие выходы дешифратора 15 — в состоянии

"1", то при совпадении "1" с признаком свободы зоны "0" на выходе элемента 16 устанавливается в "0", а при совпадении с признаком занятости "1" устанавливается

"1" и в прочих разрядах регистра подтверждаются ранее установленные признаки, При установке в "1" всех разрядов регистра 2, которые передаются на вход шифратора 3, на выходе запроса шифратора формируется сигнал ЗП.

Режим обмена с загруженными зонами задается уровнями "0" на входах 9, 11 и А х передаются на выход 8, Режим очистки задается повторной установкой сигнала ЗАГР, На входе 7 устанавливается Аах подлежащей очистке зоны и дешифратор 15 устанавливает "0" на своем соответствующем выходе. По совпадению этого "0" с признаком занятости в соответствующем разряде регистра 2 соответствующий элемент 16 формирует "0" на своем выходе и по СИ признак занятости в данном разряде снимается.

Режим поиска свободной зоны задается уровнем "1" на входе 9 и "0" на выходе 11.

При этом если поиск ведется по возрастанию, сигнал УБ на входе 14 — в "0", если по убыванию — в "1". Коммутатор 4 подключает к выходу 8 группы сумматоров 6 по модула два, выполняющих функции управляемых инверторов. При поиске по возрастанию коммутатор 5 подключает младший разряд регистра 3 ко входу наибольшего приоритета шифратора 3, старший разряд — ко входу наименьшего приоритета. Тем самым шифратор 3 формирует наименьший по значению код свободной зоны, который сумматоры 6 без изменения передают на вход 8. При поиске по убыванию коммутатор

5 подключает младший разряд регистра 2 ко входу наименьшего, а старший — ко входу наибольшего приоритета шифратора 3, Тем самым при наличии признака свободной зоны в старшем разряде регистра шифратор 3 формирует код, соответствующий младшему разряду, который сумматорами 6 инвертируется, и коммутатор 4 передает на выход

8 наибольший по значению код свободной зоны.

Режим поиска свободных зон с их последующей загрузкой задается "1" на входах 9, 11, Признаки занятости устанавливаются в регистре 2 аналогично работе в режиме загрузки.

Последовательность поиска и загрузки свободной зоны по возрастанию и убыванию показана в следующей таблице.

Таким образом, устройство фиксирует адреса свободных зон и осуществляет их поиск и загрузку как по возрастанию, так и по убыванию. При загрузке соседних зон это позволяет сократить длительность поиска свободной зоны в реализованном варианте заявляемого устройства максимум в 16 раз.

Формула изобретения

Устройство для поиска свободных зон памяти, содержащее преобразователь адреса, регистр, приоритетный шифратор, первый и второй коммутаторы, причем информационные входы первой группы перво1829046 го коммутатора являются адресными входами устройства, первым управляющим входом которого является управляющий вход первого коммутатора, выходы которого соединены с адресными входами преобразователя адреса и я вля ются адрес н ыми выходами устройства, синхровходом и входом сброса которого являются соответственно синхровход и вход сброса регистра, вход разрешения записи которого является вторым управляющим входом устройства, управляющим выходом которого является выход запроса приоритетного шифратора, информационные входы преобразователя адреса соединены с выходами регистра, информационные входы которого соединены с соответствующими выходами преобразователя адреса, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введена группа сумматоров по модулю два, выходы которых соединены с соответствующими информационными входами второй группы

5 первого коммутатора, выходы второго коммутатора соединены с соответствующими входами приоритетного шифратора, информационные выходы которого подключены к первым входам соответствующих суммато10 ров по модулю два группы, вторые входы которых и управляющий вход второго коммутатора объединены и являются третьим управляющим входом устройства, с первого по последний информационные входы пер15 вой группы второго коммутатора и с последнего по первый информационные входы второй группы второго коммутатора соответственно объединены и подключены к соответствующим выходам регистра.

1829046

40

50

Составитель И. Боженко

Техред М.Моргентал

КоРРектоР Н. Ревская

Редактор T. Иванова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2476 Тираж Подписное

BHÈÈÏÈ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5