Суммирующее устройство

Авторы патента:

G06F7/50 - для сложения; для вычитания (G06F 7/49,G06F 7/544- G06F 7/556 имеют преимущество)

Изобретение относится к автоматике и вычислительной технике. Целью изобретения является упрощение синхронизации устройства . Суммирующее устройство содержит два многовходовых блока параллельно-последовательного суммирования, полусумматор и элемент задержки. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 7/50

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) л.; . :;;; . Е:

- ы 5 ь,".;.",,:.. . „

Q q.,, г>s+P +)g А (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ (21) 4897597/24 (22) 29,12.90 (46) 30.08.93. Бюл. ЬЬ 32 (71) Новосибирский государственный университет (72) П.А.Ким, К.С,Алсынбаев, В.А.Забелин и

Н.А.Осипов (73) Новосибирский государственный университет (56), Авторское свидетельство СССР

N 1495784, кл. G 06 F 7/50, 1989.

Введение в кибернетическую технику, Обработка физической информации./Под ред. Б.Н.Малиновского, Киев, Наукова думка. 1979, с.116, рис.31.

Изобретение относится к автоматике и вычислительной технике.

Цель изобретения вЂ” упрощение синхронизации устройства в целом.

На чертеже показана структурная схема устройства.

Устройство содержит два многовходовых блока 1 и 2 параллельно-последовательно о суммирования. полусумматор 3, элемент задержки 4, входы 5 слагаемых, дополнительный вход 6 первого многовходового блока параллельно-последовательного суммирования и выход 7 суммы. Выходы суммы блоков параллельно-последовательного суммирования соединены с первым и вторым входами полусумматора 3, выход суммы которого соединен с выходом 7 суммы устройства, а выход переноса через элемент задержки 4 соединен с дополнительным входом 6 первого многовходового блока параллельно-последовательного суммирова„, Ы„, 1838817 А3 (54) СУММИРУЮЩЕЕ УСТРОЙСТВО

f57) Изобретение относится к автоматике и вычислительной технике. Целью изобретения является упрощение синхронизации устройства. Суммирующее устройство содержит два многовходовых блока параллельно-последовательного суммирования, полусумматор и элемент задержки. 1 ил.

I» 3 ния, Другие входы слагаемых блоков 1 и 2 образуют входы 5 слагаемых устройства.

Устройство работает следующим образом. На входы 5 поступают одноименные разряды всех слагаемых, начиная с младших разрядов. На выходах суммы блоков параллельно-последовательного суммирования 1 и 2 формируются очередные разряды сумм первой и второй частей слагаемых, CO которые складываясь на полусумматоре 3 Ы1 дают на его выходе 7 суммы итоговое значе- СО ние очередного разряда полной суммы, при Q() этом разряд переноса через задержки 4 поступает на дополнительный вход 6 блока 1 и в дальнейшем процессе участвует наравне со следующими разрядами слагаемых и внутренними переносами разрядов блока 1. Р

Таким образом, устройство выполняет (Д функцию параллельно-последовательного суммирования; но при этом элемент задержки 4 выполняет функцию однотипную с функциями элементов задержек в блоке 1, 1838817

Составитель Н.Беляева

Техред М.Моргентал Корректор д MOTiuii

Редактор

Заказ 2925 Тираж Подписное .

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб;, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 что упрощает решение задачи синхронизации устройства в целом.

Формула изобретения, Суммирующее устройство, содержащее двэ многовходовых блока параллельно-последовательного суммирования, полусумматор и элемент задержки, входы полусумматора соединены с выходами первого и второго многовходовых блоков параллельно-последовательного суммирования, входы которых соединены с входами устройства, выходом которого является выход суммы полусумматора. выход переноса ко эрого соединен с входами элемента задержки, о тл и ч а ю щ е е с я тем, что выход элемента задержки подключен к дополнительному входу первого многовходового блока параллельно-последовательного суммирования, лл

Похожие патенты:

Сумматор порядков чисел (ii) // 1837282

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств высокой производительности

Устройство для сложения (i) // 1837281

Устройство для подсчета числа единиц // 1837280

Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для построения быстродействующих матричных арифметических устройств

Последовательный к-ичный сумматор для одновременного сложения n чисел // 1834542

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, работающих в коде 1 из К

N-разрядный параллельный сумматор // 1833865

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении легко тестируемых многоразрядных суммирующих схем

Устройство для суммирования чисел в дополнителььном коде с плавающей запятой // 1833864

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой

Накапливающий сумматор // 1829031

Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ

Устройство для накопления чисел с плавающей запятой // 1829030

Изобретение относится к вычислительной технике и может быть использовано в разработках специализированных процессоров

Одноразрядный четверичный сумматор // 1827672

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения быстродействующих арифметических устройств

Сумматор по модулю // 1820377

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Сумматор кодов "1 из n" // 2129730

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Нейропроцессор, устройство для вычисления функций насыщения, вычислительное устройство и сумматор // 2131145

Вычислительное устройство // 2132083

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Способ суммирования чисел // 2145113

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Схема ускоренного переноса (варианты) // 2149443

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Одноразрядный сумматор на моп транзисторах // 2152641

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Схема ускоренного переноса (варианты) // 2155371

Реконфигурируемый асинхронный сумматор-умножитель // 2159464

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда