Устройство для управления обменом информацией между эвм и внешними запоминающими устройствами

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в микропроцессорных системах с магистральномодульной организацией, где в качестве внешних запоминающих устройств используются накопители на гибких магнитных дисках Целью изобетения является расширение функциональных возможностей за счет увеличения номенклатуры подкобченных запоминающих устройста Устройство содержит блок приемо-передачи и индикации, блок памяти, блок микропрограммного управления, блок синхронизации , первый и второй блоки управления памятью , формирователь данных, дешифратор управления . 2 з.п. ф-лы. 4 ил.

(19) RU - (11) (1) 5 G ""6 Г 1 з 19

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

ЬЭ

СР

С0

4:ь (A

Комитет Российской Федерации по патентам н товарным знакам (21) 4710168/24 (22) 26.06.89 (46) 15.10.93 Бюл. М 37-38 (71) Московский научно-исследовательский институт приборной автоматики (72) Майзель Г.В.; Стеняев АВ» Рудый Н.С. (73) Московский научно-исследовательский институт приборной автоматики (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБМЕНОМ ИНФОРМАЦИЕЙ МЕЖДУ ЭВМ И ВНЕШНИМИ ЗАПОМИ НАЮЩИМИ УСТРОЙСТВАМИ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в микропроцессорных системах с магистральномодульной организацией, где в качестве внешних запоминающих устройств используются накопители на гибких магнитных дисках Целью изобетения является расширение функциональных возможностей за счет увеличения номенклатуры подкобченных запоминающих устройств Устройство содержит блок приемо-передачи и индикации, блок памяти, блок микропрограммного управления, блок синхронизации, первый и второй блоки управления па— мятью, формирователь данных дешифратор управления. 2 з.п. ф-лы.4 ил.

2001431

Изобретение относится к области автом-тики и вычислительной техники и может быть использовано I7 микропроцессорных системах с магистрально-модульной организацией, где в качестве внешних запоминающих устройств используются накопители на гибких магнитных дисках.

FI настоящее время известно устройство-комплекс управляющий вычислительный

СМ, содержащее, модуль центрального процессора, модули опЕративной памяти, лодули постоянной памяти, модули сопряжения с обьектом, пульт контроля и управления, видеотерминал. модуль сопряжения с накопите lol111 накопитель на гибких магнитных

Р.11СКЗХ, Особенность структуры заключается в том, IT(7 в е глодули известного устройства обьединены между собой через единый Md" истоальный канал связи. Работа этого устройства осуществляется под управлением модуля центрального процессора.

Ос|1оаныгл недостатком этого устройстt33 является невозможность работы с накопителями на гибких магнитных дисках нескольких форматов, что приводит к ухудIiIelII»o его эксплуатационных характеристик и ol p3lll1<ению области применения иэ-эа невозможного использования гибких магнитных дисков разных форматов.

Наиболее близкое по своей техническои сущности к заявляемому обьекту изобретения является устройство для управления обменом информацией между

ЭВУ и внешними запоминающими устройств;II III, содержащее блок приемо-передачи и индикации, блок памяти, блок управления памятью, запоминающее устройство и блок

1ликропрограмного управления, информационный вход — Dblxoä которого соединен соо1!IOTcтвенно с информационны»1 вход;ll1II-выходами блока памяти, блока прис ло--переда tll и индикации и первым информационным входам-выходом блока упр:;слепня па IBTblo, адресный выход блока микропрограммного управления соедине oooTèoòoTI>åíIIo с адресными входами блока п мяти. блока управления памятью l1 блcê3 приемо-передачи и индикации. nepub и управля ощий выход блока микроlIpcI.p3II 1IIoIo управления (сигнал записи данных в элемент вывода) соединен с первьI;III управляющими входами блока памяти, блока управления памятью и блока присмо-передачи и индикации, второй упрэвляюгций выход блока микропрограммного управления (сигнал чтение данных с

3!!ob1=IiT3 овода) соединен со вторы ли управляющ11ми входами блока управления паrI«TblI7 и блока приемо-передачи и

55 индикации, третий управляющий выход блока микропрограммного управления (сигналчтение данных из памяти) соединен с третьим управляющим входом блока приемо — передачи и индикации и со вторым управляющим выходом блока памяти, четвертый управляющий выход блока микропрограммного управления (сигнал — запись данных в память) соединен с четвертым управляющим входом блока приемо-передачи и индикации и с третьим управляющим входом блока памяти, управляющий вход блока микропрограммного управления соединен с управляющим выходом блока управления памятью, второй информационный вход-выход которого соединен с информационным входом — выходом запоминающего устройства, управляющий вход которого соединен с выходом блока управления памятью, а выход — с входом блока управления памятью, при этом вход блока приемо — передачи и индикации является входом известного устройства, выход— выходом устройства, а вход — выход — входом — выходом устройства.

Обмен информацией между внешним запоминающим устройством — накопителем на гибких магнитных дисках и либо

ЭВМ через канал ввода-вывода, либо оператором (пользователем) через пульт ввода информации осуществляется под управлением блока микропрограммного управления с помощью блока управления памятью. Блок управления памятью осуществляет программно-аппаратное сопряжение с запоминающим устройством.

Сопряжение блока микропрограммнпго управления с канало л ввода-вывода ЭВМ осуществляется через соответствующую интерфе11сную карту, входящую в состав блока приемо — передачи и индикации. Последний, помимо обеспечения взаимодействия блока микропрограммного управления с канало л ввода — вывода ЭВМ, производит также сопряжение блока микропрограммного управления с пультом ввода информации, а также вывод и:1формации на экран устройства отображения. Блок памяти предназначен для хранения информационных MGccw8013 и программ при организации вышеприведенных взаимодействий, а также для работы с дисковой операционной системой, поддерживающей дисковые файлы, к которым может быть организован последовательный или произвольный доступ со стороны блока микроп рограммного управления.

Основным недостатком прототипа являются низкие эксплуатационные характсристики, которые позволяют пользователю

2001431 работать только с накопителями на гибких магнитных дисках одного формата. Известное устройство исключает возможность работы с накопителями на гибких магнитных дисках разных форматов.

Следует отметить, что в настоящее время наряду с накопителями на гибких магнитных дисках обычного формата появились накопители на гибких магнитных дисках меньшего формата и как следствие стали получать распространение также вычислительные устройства, работающие с такими накопителями. А рост интенсивности в создании пользовательских пакетов прикладных программ, записанных на носителях разного формата, вызывает необходимость в части информационного обмена ими и использовании уже созданных библиотек программ, Однако при работе с известным устройством использование программ, подготовленных на носителе другого формата является невозможным, поскольку данное устройство не обеспечивает аппаратной поддержки работы с накопителями на гибких магнитных дисках другого формата.

Целью изобретения является улучшение эксплуатационных характеристик известного устройства за счет обеспечения возможности его работы с разноформатными внешними запоминающими устройствами.

Поставленная цель достигается за счет того, что в состав устройства, содержащего блок приемо-передачи и индикации, блок памяти, первый блок управления памятью, первое запоминающее устройство и блок микропрограммного управления, информационный вход-выход которого соединен соответственно с информационными входами — выходами блока памяти, блока приемо — передачи и индикации и вторым информационным входом-выходом первого блока управления памятью, а адресный выход блока микропрограммного управления соединен соответственно с адресными входами блока памяти, блока приемо-передачи и индикации и первого блока управления памятью, при этом первый и второй выходы блока микропрограммного управления соединены соответственно с входами чтения и записи блока памяти и блока приемо — передачи и индикации, трегий выход блока микропрограммного управления соединен с первым управляющим входом блока приемо-передачи и индикации, управляющим входом блока памяти и вторым входом логического условия первого блока управления памятью, при этом первый информационный вход -выход, первый

55 выход и первый вход логического условия первого блока управления памятью являются входом-выходом, входом и выходом устройства для подключения соответственно к информационному входу — выходу, к управляющему входу и выходу первого запоминающего устройства, второй выход первого блока управления памятью соединен с входом логического условия блока микропрограммного управления, четвертый выход которого соединен с третьим входом логического условия первого блока управления памятью и вторым управляющим входом блока приемо-передачи и индикации, причем первый информационный вход — выход, первые информационные входы и выходы блока приемо-передачи и индикации являются входом-выходом, входом и выходом устройства для подключения соответственно к информационному входу — выходу ЭВМ, к информационному выходу пульта ввода информации и к информационному входу устройства отображения информации, введены блок синхронизации, дешифратор управления, второй блок управления памятью. шинный формирователь данных и второе запоминающее устройство, информационный вход — выход которого соединен с первым информационным входом — выходом шинного формирователя данных и информационным входом второго блока управления памятью, адресный вход второго запоминающего устройства соединен с адресным выходом блока микропрограммного управления и адресным входомдешифратора управления, управляющий вход чтения второго запоминающего устройства соединен с первым входом логического условия второго блока управления памятью и третьим выходом блока микропрограммного управления, управляющий вход записи второго запоминающего устройства соединен со вторым входом логического условия второго блока управления памятью, первым разрешающим входом блока синхронизации, управляющим входом дешифратора управления и четвертым выходом блока мик ропрограммного управления, синхровход блока синхронизации соединен с третьим входом логического условия второго блока управления памятью и синхровыходом второго запоминающего устройства, первый выход дешифратора управления соединен с входом выборки второго запоминающего устройства, первый выход второго блока управления памятью соединен с входом разрешения передачи данных второго запоминающего устройства, четвертый вход логического условия и второй выход второго блока управления памятью соеди2001431

«сны соответственно с выходогл запроса переда ««7 данных и входом конца блока данныхх в «орого запоглинающего ус ройства, в«арой и««формационный вход-выход шин««ого формирователя данных соединен с с«н«хровыходом блска синхронизации и информационным входом — выходом блока микропрограммного управления, управляю«ций вход шинного формирователя данных соединен с третьим выходом дешифратора упр:.«пг«е«««7я, DTopoA выход которого соедине«со вторым разрешающим входом блока с«7««хро««««зации, четвертый и пятый выходьl дешифратора управления соединены соответственно с пятыгл и шестым входами логического условия второго блока управлеIIã««па««я«ь«о, трегий выход которого соеди«<ен со вторыгл выходом первого блока управления паглятью и с входом логического услов«7я блока микропрограммного у IpBEIЛ С } «и Л .

Б".ñoäoíl«à в состав предлагаемсго устройства блока синхронизации, дешифратора уп«ра««ле««««я, второго блока управления из«лять:о, шинного формирователя данных и птсрого запомина«ощего ус ройства зна-«;«тель«lo улучшает эксплуатационllble хар;ктерист«;ки устройства, поскольку о«мс««еч««веет возможность в рамках одного усгройства работать не только с запомина«о««,««гл устройс вом, входящигл в его состав до того, но и дополнительно с запоглинающ««м устройством другого формата, обеспечивая как раздельный, так и совместный рех.имы работы с разными ««акопителями, тег7 самыгл позволяет решить проблему со««г 7ести;«ости существующих разноформат««ых гибких магнитных дисков, В этогл случае у пользователя не возникает неудобств, связанных с I.«b«6opoM диска, так как он всегда глогкст использовать пакеты программ, подго;с,в««>IIII>lx на носителе одного формата

,,ля записи II; носитель другого формата пугем простой "перекачки" информации.

Так ««роцедура oGr«e»a программны, l7 средствами позволяет снизить трудозатрз гы !7 время польвователя по их

- одгс тон«7е, тем саглым повысив его произl3одигельность, Это приводит к тому, что .-. редлвгаемое устройство приобретает уни.:=-рсальные качес«ва и его можно широко

«лс«ользовать Kdv, средство для копирования и подготовки информации на носителях

7 ребуеглаго формата при персходе от од:«е;7 вь «ислительной маши««ы к другой, работаю«ними под управлением одной опера„ионной системы с разноформатны;л, запам««г«аlo«öl«ми устройствàMè.

Тл. «7«7 образом, совокупность иэвест.,: «7 ««овь«х существенных признаков. не

55 известных из научно-технической и патентной литературы, позволяет достичь положительный эффект. Так как цель заявляемого изобретения достигается благодаря использовани«о всей совокупности отличительных признаков, которая не обнаружена в прототипе и в других известных технических решениях, то можно сделать вывод, что предложенное устройство обладает новизной и существенными отличиями.

На фиг. 1 представлена блок-схема устройства для управления обменом информацией между ЭВМ и внешними запоминающими устройствами; на фиг. 2 и

3 — врегленные диаграммы, иллюстрирующие работу предлагаемого устройства на этапах чтения и записи информации; на фиг. 4 — временные диаграммы, илл«острирующие взаимодействие второго блока управления памятью с микропроцессорной магистралью.

Предлагаемое устройство для управления обменом информацией между ЭВМ и внешними запоминающими устройствами содержит блок 1 приемо-передачи и индикации, блок 2 памяти, блок 3 микропрограмглного управления, первый блок 4 управления памятью, первое запоминающее устройство 5, блок 6 синхронизации, втрой разреша«ощий вход которого соединен со вторым выходом дешифратора 7 управления, третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом шинного формирователя 9 данных, с пятым и шестым входами логического условия второго блока

8 управления памятью, третий выход которого соединен со вторым выходом первого блока 4 управления память«о и со входом логического условия блока 3 микропрограммного управления, первый и второй выходы которого соединены соответственно с входами чтения и записи блока 2 памяти и блока 1 приегло-передачи и индикации, адресный вход которого соединен с адресными входами блока 2 памяти, первого блока 4 управления памятью, второго запоминающего устройства 10, дешифратора 7 управления и адресным выходом блока

3 микропрограммного управления, третий выход которого соединен с управляющим входом блока 2 памяти, первым управляющим входом блока 1 приемо — передачи и индикации, вторым входом логического условия первого блока 4 управления памятью, первым входом логического условия второго блока 8 управления памятью и входом записи второго запоминающего устройства 10, информационный вход-выход которого соединен с первым информацион2001431

40

50

55 ным входом-выходом шинного формирователя 9 данных и информационным входом второго блока 8 управления памятью, первый и второй выходы которого соединены соответственно с входом разрешения передачи данных и входом конца блока данных второго запоминающего устройства

10, синхровыход которого соединен с синхровходом блока 6 синхронизации и третьим входом логического условия второго блока 8 управления памятью, четвертый вход логического условия которого соединен с выходом запроса передачи данных второго запоминающего устройства 10, вход выборки которого соединен с первым выходом дешифратора 7 управления, управляющий вход которого соединен со вторым входом логического условия второго блока 8 управления памятью, входом чтения второго запоминающего устройства 10, первым разрешающим входом блока синхронизации блока 6 синзронизации, вторым управляющим входом блока 1 приемо — передачи и индикации, четвертым выходом блока 3 микропрограммного управления и третьим входом логического условия первого блока 4 управления памятью, первый информационный вход-выход и первый выход которого соединены соответственно с информационным входом-выходом и входом первого запоминающего устройства 5, выход которого соединен с первым входом логического условия первого блока 4 управления памятью, второй информационный вход-выход которого соединен с информационным входом— выходом блока 1 приемо — передачи и индикации, синхровыходом блока 6 синхронизации, вторым информационным входом — выходом шинного формирователя 9 данных и информационными входами — выходами блока 2 памяти и блоков 3 микропрограммного управления.

Блок 6 синхронизации реализован на инвертирующем элементе с тремя состояниями по выходу. имеющем два управляющих входа.

Дешифратор 7 управления содержит дешифратор 11 старших разрядов адреса. дешифратор 12 младших разрядов адреса, два элемента HE-ИЛИ-НЕ 13, 14 и элемент

Н Е-И-Н Е 15. Информацион н ые входы дешифратора 11 старших разрядов адреса и дешифратора 12 младших разрядов адреса являются адресным входом дешифратора 7 управления, выход первого элемента НЕИЛИ-НЕ 13 соединен с первым входом второго элемента НЕ-ИЛИ-HF 14 и является первым выходом дешифратора 7 управления, первый выход дешифратора 12 млад5

35 ших разрядов адреса является вторым выходом дешифратора 7 управления, выход элемента Н Е-И-НЕ 15 является третьим выходом дешифратора 7 управления. первый вход элемента НЕ-И-НЕ 15 является управляющим входом дешифратора 7 управления, выход второго элемента НЕ-ИЛИНЕ 14 соединен со вторым входом элемента

НЕ-И-НЕ 15 и является четвертым выходом дешифратора 7 управления, второй выход дешифратора 12 младших разрядов адреса соединен со вторым входом элемента

HE-ИЛИ-НЕ 14 и является пятым выходом дешифратора 7 управления, выход дешифратора 11 старших разрядов адреса соединен с управляющим входом дешифратора

12 младших разрядов адреса, группа выходов которого соединена с группой входов первого элемента НЕ-ИЛИ-НЕ 13, Второй блок 8 управления памятью содержит регистр 21, два триггера 16, 22. узел совпадения 17, два элемента НЕ-ИЛИ-НЕ

19, 20, элемент НЕ-И-НЕ 18. Первый вход узла совпадения 17 соединен с первым входом первого элемента НЕ-ИЛИ-НЕ 19 и является первым входом логического условия блока 8, второй вход первого элемента НЕИЛИ-НЕ 19 и первый вход второго элемента

НЕ-ИЛИ-НЕ 20 являются соответственно вторым и третьим входами логического условия блока 8, второй вход второго элемента НЕ-ИЛИ-НЕ 20 соединен с единичным входом первого триггера 22 и является четвертым входом логического условия блока 8, первый вход элемента НЕ-И-НЕ 18 и второй

: <од узла совпадения 17 являются соответственно пятым и шестым входами логического условия блока 8, нулевой выход первого триггера 22 соединен с синхровходом регистра 21 и является первым выходом блока 8, выход регистра 21 и нулевой выход второго триггера 16 являются соответственно вторым и третьим выходами блока 8, информационный вход регистра 21 является информационным входом блока 8, выход первого элемента НЕ-ИЛИ-НЕ 19 соединен со вторым входом элемента НЕ-И-НЕ 18, выход которого соединен с синхровходом первого триггера 22, выход второго элемента НЕ-ИЛИ-НЕ 20 соединен с нулевым входом второго триггера 16, синхровход и единичный вход которого соединены соответственно с первым и вторыми выходами узла совпадения 17, третий и четвертый выходы корого соединены соответственно с первым и вторым входами записи регистра 21, LUNHHblë формирователь 9 данных реализован на элементах с тремя состояниями по выходу, управляющие входы которых по2001431 зноляюг организовать двунаправленный режим передачи данных.

В качестве второго запоминающего усгpollcTBJ другого формата сгложет быть использо 1аll0 внешнее зап0минающее 5

Ус1ройстно тС 3940.01 (техническое описание Г1Т3.060.079 ТО, разработка НИИСЧЕТГЛАШ), В качестве блока 1 приемо — передачи и

«11дикации могут быть использованы видео- 10 генератор, реализованный на ячейках ВГ1 и

В Г2 (сг.1. технические описания 469415.0031О6 ТО «469415.003-107 Т0, разработка

М1-1И ;1ПА), который обеспечивает вывод ин1;ормации на устройство 24 отображения, и 15 .1н гер ьейсг1ая карта (см. техническое описа«г10 469 115.008-075 ТО, разработка МНИИГ1А1, которая обеспечивает взаимодействие блока 3 микропрограммного управления с

;г)налог1 овода — вывода ЭВМ 25. Кроме того, 20 был:; 1 приемо-передачи и индикации обесll 1«l. .ààT взаимодействие с пультом 23 BBO

Д- . Il I i ÔÎÐ; 1э Ции.

L> I:агестне блока 2 памяти могут быть исг1ольo0наны модуflè постоянной и опера- 25 т«Н «Ой ПГ1МЯ тИ.

В кач .стае блока 3 микропрограммного ,;Iðo.1лен«я гложет быть использована ячейка цагггрального процессора (см. технически» onI cçIII 0 469415.008 — 020 ТО, 30 паз работка М Н И И ПА).

В к: <àcòíe первого блока 4 управления

;1амятью .".ожет быть использована ячейка к01«1)олл е ра нг)ког1ителя IIB 1 ибких магHvlTных дисках (сг1. техl,è÷åcêîå описание 35

469 i15.003-043 ТО, разработка МНИИПА).

В к;частне перног0 запоглинающег0 усгро lстна 5 формата "А" может быть использовано ьч1ешнее запомина1ощее устройство гга г«бкllх г1агнитных дисках Р1 45 D (см. 40

1сх11г1-Iескоо описание устройства, производсгг 0 П111>). гг1р.длаг;eI"Ioe устройство имеет глагистРЪII О-МОДУЛЬ 1yi0 ОРГаНИЗаЦИ1О И МО>КЕт б лть «спользонано при построении микро- 45

lipo;1ecc0pIIti>: систем согласно ОСТУ 4

ГО.304.203 (ред. 1-79) или ОСТУ 25969-83.

1 аГ)ота устройства осуществляется следу ощ гл образом.

С ннсде| ием в усгройстно для упранле- 50

1111 обг. еном и11формацией между ЭВМ и ннеш1;и; 11 запоминак)щими устройствами предлагаемого технического решения появляегся возможность пользоваться не только режиглом, когда устройство работает с 55

:.;ерным за Ioминаюгцигл устройством 5 формата "А", "io и дополнительно еще двумя другг1гл11 режимами: режимогл 2, когда устp0I1cTo );. ботает со вторым запоминаю.ц«;.I устройс г Bol 10 формата Б", и режимогл 3, когда в работе с устройством учас)вугот оба запоминающих устройства, Третий режим представляет собой совокупность первого и второго режимов, В этом случае информация, расположенная на магнитном носителе одного формата и подлежащая записи на магнитный носитель другого формата, записывается в два этапа.

Каждый этап соответствует одному из режимов. На первом этапе информация считывается с диска, выступающего в качестве источника информации в блок 2 памяти, На втором этапе информация, записанная в блок 2 памяти, переписывается на диск другого формата, являющегося приемником.

Очередность выполнения режимов, таким образом, зависит от того, какое из запоминающих устройств на гибких магнитных дисках выступает в качестве источника информации, а какое — B качестве приемника.

При этом каждый иэ вышеперечисленных режимов состоит в свою очередь из двух этапов: этапа записи информации на диск, поступающий либо с пульта ввода 23 или

ЭВМ 25 через блок 1 приемо-передачи и индикации, либо от другого запоминающего устройства. и этапа чтения информации с диска. При этом второй блок 8 управления памятью совместно с дешифратором 7 управления обеспечивает программно-аппаратный доступ к регистрам второго запоминающего устройства 10 формата "Б" путем формирования соответствующих сигналов и портов управления для записи управлягощих слов и считывания слова состояния второго запомина1ощего устройства 10 формата "Б", а так>ке записи и чтения информации с диска, Организацию информационного взаимодействия, включа1ощего обмен служебной информации и непосредственно данных, между вторым эапоглиг1а1ощим устройством 10 формата

"Б" и микропроцессорной магистралью осунществляет шинный формироватсль 9 данных с помощью блока 6 синхронизации.

Работа устройства со вторым эапомина1ощнгл устройством 10 формата "Б" начинается с начальной установки входных параметров: адреса зоны в блоке 2 памяти, номера искомой дорожки диска, номера стороны диска, номера сектора, длины блока. номера накопителя, который должен участвовать в работе, и типа этапа обмена информации.

Работа со вторым запоминающим устройствогл 10 формата "Б" осуществляется с помощью управляющей программы, описывающей алгоритм взаимодействия с нигл и определяющей последовательность обра2001431 щений к регистрам запоминающего ус!ройс! оэ для за11иси упрэ олл101дих слов, кома11д и данных, Запись упрэоля1ощих слов и данnblx осущестоллетсл следующим образом (см. фиг. 3). В моме11т времени Т! формируется код адреса порта управления второго запоминающего устройства 10 goprnaтэ "Б" (диаграмма а, фиг. 3), который поступает с адресного выхода блока 3 микропрограммного управления на адресный вход дешифратора 7 управления, Поскольку шинный формирователь 9 данных постоянно открыт нэ прием информации от микропроцессорной магистрали за исключением случая актиоиэации управляющего сигнала — чтение элемента овода, поступа1ощего с четвертого выхода блока 3 микропрогpailMHoco управления на первый оход элемента НЕ-И-НЕ 15 дешифратора 7 управления, и сигнала, поступающего с выхода элемента Н Е-И/1 И-Н Е

14 на второй вход элемента НЕ-И-НЕ 15 дешифратора 7 управления, на информационном входе второго запоминающего устройства 10 формата "Б" с момента вращения 12 присутствует предназначеннал еглу информация, поступающая с информационной шины через шинный формирователь 9 данных (диаграмма в, фиг. 3). В момент времени тз с третьего выхода блока

3 микропрограммного управления нэ первый управляющий вход второго запоминающего устройства 10 формата "Б" поступает сигнал записи в элемент вывода (диаграмма г, фиг. 3). В момент времени te запись прекращается. Выполнению операций чтения и записи с диска предшествуег операцил— запись длинь1 блока в регистр 2 1 второго блока 8 управления памятью, предназначенного для хранения и управления передачей блока данных (фиг. 1). Регистр 21 длины блока имеет двухбайтовую структуру, поэтому для его программирования необходи ло дважды использовать сигнал записи по соответствующему порту. Первый и второй входы записи используютсл соответственно для записи младшего и старшего байта о регистр 21, Длина блоков различна и определяется типом оыполнле1лой операции (чтение идентификатора, чтение блока данных, запись блока данных, разметка дорожки диска). Совокупность управляющего сигнала разрешения записи, поступа1ощего на первый вход узла 17 совпадения, являющегося первым входом логического условия второго блока 0 управления памятью и адресного сигнала íà о!ором входе узла 17 совпадения, являющегося шесть1м Bxopoi.l логического условия второго блока 8 управления памятью (диаграмма б. фи1. 3), активный уровень которо о формиру гол в ответ

»а 11рэо11ль11ый код адреса нуж11ого порта упраоле1iilл, вызывает формирование на выходax узла 17 совпадения импульса уровень 1:oTopoio соответствует потенциалу логического нуля, а длительность равна длительности управляющего сигнала записи в элемент вывода (диаграмма г, фиг, 3). Сигналы записи, поступающие с третьего и четвертого выходов узла 17 совпадения на первый и отарой входы регистра 21 стробиру1от информационные сигналы, поступающие нэ информационный вход регистра 21, После задания входных nàpaìåòpoâ выполняетсл команда — включение привода дискэ. Затем считывается слово состояния регистра привода второго запоминающего устройства 10 формата "Б", Работа устройства на этапе чтения слова состояния или чтенил информации поясняется временными диагра1лмами (см, фиг, 2). На адресном выходе блока 3 микропрограммного упрэвлен11л о момент времени tl формируется адрес элемента ввода (диаграмма а, фиг. 2), который поступает на адресный вход дешифратора 7 управления. На первом выходе последнего в ответ устанавливается активный сигнал (диаграмма б, фиг. 2), поступающий на вход выборки второго запо1линающего устройства 10 формата "Б", который определяет выбор работы с запоминающим устройством, В момент времени t2 активизируется сигнал управления чтение (диаграм1ла в, фиг, 2), который клапанирует третий оь1ходной сигнал дешифратора 7 управления (фиг. 1), Сигнал с выхода элемента

НЕ-И-НЕ 15, пройдя на управляющий вход шинного формирователя 9 данных, приводит к переключению последнего в режим переда-1и информации из второго запомина1ощого устройства 10 формата "Б" в микропроцессорную магисграль. В результате содерж11мое регистра состояния поступает через шинi1ый формирователь 9 данных в блок 2 памяти. Этап чтения информации эаоершэегся снятием управляющего сигнала чтение. что соответствует времени тз.

При готовности второго запоминающего устройства 10 формата "Б" к работе путем а11ализа содержимого слова состояния определяется местонахождение магнитной головки — на нулевой дорожке или на одной из рабоч lx дорожек диска. В том случае, если лгагнитнал головка находится на нулевойдорожке, программа выполняет операцию перемещения магнитной головки на один шаг к центру диска, и. если эта операция не оыполнлется, блок 3 микропрограммного управления фиксирует неиспрээнос ь и iia экран устройства 24 отображения с помо11;ь1о блока 1 приемо — передачи и индика2001431

16 ции выводится сообщение о неисправности запоминающего устройства 10 формата "Б" и все операции прекращают я. В случае, если операция перемещения магнитной головки с нулевой дорожки исполнена, программа переходит к этапу чтения с диска.

Этап чтения информации с диска аналогичен этапу чтения слова состояния регистра накопителя и отличается лишь номером порта управления, Для чтения и записи информации с диска используется один и тот же номер порта, формируемый на четвертом выходе дешифратора 7 управления, сигнал которого затем поступает на первый вход элемента НЕ-И-НЕ 18, являющегося пятым входом второго блока 8 управления памятью, Этап чтения данных сектора с диска начинается с поиска адресного маркера поля данных, после выполнения этой операции осуществляется чтение блока данных с последующей передачей последних из второго запоминающего устройства 10 формата "Б" в блок 2 памяти через шинный формирователь 9 данных. Этапу записи информации на диск предшествует выполнение этапа — чтение, поскольку прежде, чем исполнить операцию записи, необходимо обнаружить нужный заголовок сектора, куда должна быть записана информация. После нахождения нужного заготовка и его чтения осуществляется установка этапа записи данных иэ блока 2 памяти на диск.

Перед записью данных записывается адресный маркер данных. Код требуемого адресного маркера принимается из микропроцессорной магистрали и записывается в соответствующий регистр. После этого начинается непосредственная запись информации, Данные блока 2 памяти, подлежащие записи на гибкий магнитный диск второго запоминающего устройства 10 формата "Б", могут поступать в блок либо с ЭВМ 25 или пульта 23 ввода информации посредством передачи через блок 1 приемо-передачи и индикации, либо с магнитного диска первого запоминающего устройства 5 формата

"А" посредством передачи информации через первый блок 4 управления памятью, Аналогично при чтении информации с гибкого магнитного диска второго запоминающего устройства 10 формата "Б" данные записываются в блок 2 памяти, а затем могут передаваться либо на ЭВМ 25 или на устройство 24 отображения информации через блок 1 приемо-передачи и индикации, либо на первое запоминающее устройство

5 формата "А" для записи на гибкий магнитный диск.

На фиг, 4 приведены временные диаграммы, иллюстрирующие взаимодействие

55 второго блока 8 управления памятью с микропроцессорной магистралью. В момент времени t1 с выхода второго запоминающего устройства 10 формата "Б" на единичный вход триггера 22 и второй вход элемента

НЕ-ИЛИ-НЕ 20, являющейся четвертым входом логического условия второго блока 8 управления памятью, поступает сигнал запроса передачи данных (диаграмма б, фиг, 4) в ответ на исполнение соответствующей команды программы (диаграмма а, фиг, 4).

По заднему спадающему фронту этого сигнала происходит установка сигналов управления (диаграмма в, фиг, 4) на выходе триггера 16 (активный уровень сигнала соответствует потенциалу логической единицы), поступающего на вход логического условия блока 3 микропрограммного управления, и разрешения передачи данных (диаграмма д, фиг. 4), формируемого на выходе триггера 22 (активный уровень сигнала соответствует потенциалу логического нуля), поступающего на соответствующий управляющий вход второго запоминающего устройства 10 формата "Б" и синхровход регистра 21. В момент времени t2, когда выполняется операция записи управляющего слова или чтения слова состояния, на выходе элемента

НЕ-И-НЕ 18 формируется управляющий сигнал, который поступает на синхровход триггера 22. В момент времени ts, соответствующий завершению этапа записи управляющего слова или чтения слова состояния передним нарастающим фронтом этого сигнала (диаграмма г, фиг. 4), снимается сигнал разрешение передачи данных на выходе триггера 22 (диаграмма д, фиг, 4), который устанавливается в состояние логической единицы, А в момент времени tq с приходом очередного сигнала запроса передачи данных от второго запоминающего устройства

10 формата "Б" происходит активизация сигнала разрешение передачи данных. Высокий уровень сигнала на выходе триггера

16 (диаграмма в, фиг. 4) означает готовность второго блока 8 управления памятью к обмену информацией с микропроцессорной магистралью для передачи ее второму запоминающему устройству 10 формата "Б". Сигналы на первом и втором выходах узла 17 совпадения используются для снятия сигнала готовности после выполнения операций чтения и записи байта данных. Запись и чтение байта данных сопровождается уменьшением содержимого регистра 21 на единицу. После того, как будет прочитан или записан весь блок данных, на выходе регистра 21 формируется сигнал длительностью, равной длительности сигнала разрешения передачи данных. поступающе2001 131

5

40

55 го на синхровход этого регистра (диаграмл»а ж, фиг. 4), Г!осле каждо5о цикла передачи блока данных состояние регистра 21 перепрограммируется. Сигнал с выхода регистра 21 поступает на вход конца блока данных второго запоминающего устройства 10 форМВТо "Б", активизируя сигнал на синхровыходе второго запоминающего устройства 10 фор)лата "Б" (диаграмма з, фиг. 4), который используется в качестве синхронизации при работе с микропроцессорной магистралью.

Этот сигнал поступает на первый вход элемента НЕ-ИЛИ-НЕ 20, являющегося третьим входом логического условия в5орого блока 8 управления памятью и на синхровход блока б синхронизации. Гlройдл через

Формула изобретения

1. УСТРОЙСТВО ДЛЯ УГ1РАВЛЕНИЯ ОГ МГ»НОМ ИНФОРМАЦИЕЙ МЕ, КДУ ЭВМ И HHI:-IlIHVIMI ЗАГ!ОминАющими устРОЙстВАми, содержащее блок приема передачи и индикации. блок памяти, блок микропрограммного управления, первый блок управления памятью, причем первый информационный вход-выход, первые информационные входы и выходы блока приема-передачи и индикации являются входом-выходом, входом и выходом устройства для подключения соответственно к информационному входу-выходу

ЭВМ, информационному выходу пульта ввода информации и информационному входу устройства отображения информации, первый информационный вход-выход, первый выход и первый вход логического условия первого блока управления памятью являются входом-выходом, входом и выходом устройства для подклю ICIII15I со ответственно к информационному входувыходу, к управляющему входу и выходу первого запоминающего устройства, при этом первый и второй выходы блока микропрограммного управления соединены соответственно с входами чтения и записи блока памяти и блока приема-передачи и индикации, отличающееся тем, что, с целью улучшения основных эксплуатационных характеристик и расширения области применения за счет возможности осуществления работы с разнофпрл»атными запоминающими устройствами, в него введены блок синхронизации, шинный формирователь данных, шифратор управления, втОрОй блок управления памятью, причем первый информационный вход-выход шинного формирователя данных сг,единен с информационным входом второго блока управления пал»я тью ll 5IB, 1яе гся 0xQдом-пыходо л устройства для подключения

|jan,îll Ij;, .Онг»зац5151, этот сигнал поступаpT а i.i„,!,5»ë51 разряд шины данных и за»ем б;о nr» 3 л»икропрогра лмного управления анап »зируется его бит состояния, Если его зна Ulll»e соответствует потенциалу логического нуля, то это свидетельствует о завершении выполняемой операции. Затем програл» лно осуществляется установка сигнала в исходное состояние, и программа переходит к выполнени»о следующей операЦИ51. (55) Техническое описание СМ 1803,01

1 320 015. Т.О., разработка ИНУЭМ.

1ехническое описание индикатора

Pl1t l-618461.252.007, разработка МНИИПА. к информационному входу-выходу второго внешнего запоминающего устройства, адресный выход блока микропрограммного управления соединен с адресными входами первого блока управления памятью, блока памяти, дешифратора управления, блока приема-передачи и индикации и является выходом устройства для подключеíи,» к адресному входу второго эапол»инающего устройства, третий выход блока микропрограммного управления соединен с вторым входом логического условия первого блока управления памятью, с первым входом логического условия второго блока управления памятью, с разрешающим входом блока памяти, с первым управляющил1 входом блока приема-передачи и индикации и является выходом устройства для подключения к входу записи второго запоминающего устройства, четвертый выход блока микропрограммного устройства соединен с третьим входом лог I li;cкого условия первого блока управления пал»51тью вторым входом логического условия второго блока управления памятью, управляющим входом дешифратора управления, первым разрешающим входом блока синхронизации, вторым управляющим входол» блока приема-передачи и индикации и является выходом устройства длл подклГзчения к входу чтения второго запоминающего устройства, синхровход блока синхронизации соединен с третьим входом логического условия второго блока управления памятью и яэл".eTc5l входом устроиства для подключения к "инхровыходу второго запоминающего устройства, первыи выход дешифратора управления является вь;ходом устройства для подключения к вх эду выборки второго эаг1оминающего

Усгройства. первый выход а-орого блока

19

2001431

20 управления памятью является выходом устройства для подключения к входу разрешения передачи данных второго запоминающего устройства, четвертый вход логического условия и второй выход второго блока управления памятью являются входом и выходом устройства для подключения соответственно к выходу запроса передачи данных и входу конца блока данных второго запоминающего устройства, при этом второй информационный вход-выход шинного формирователя данных соединен с вторым информационным входом-выходом первого блока управления памятью, информационным входом-выходом блока микропрограммного управления, информационным входом-выходом блока памяти, информационным входом-выходом блока приема-передачи и индикации и синхровыходом блока синхронизации, второй разрешающий вход которого соединен с вторым выходом дешифратора управления, третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом шинного формирователя данных, пятым и шестым входами логического условия второго блока управления памятью, третий выход которого соединен с вторым выходом первого блока управления памятью и входом логического условия блока микропрограммного управления.

2. Устройство по п,1, отличающееся тем. что второй блок управления памятью содержит регистр, два триггера, узел совпадения, два элемента НЕ - ИЛИ - НЕ, элемент НЕ - И - НЕ, причем первый вход узла совпадения соединен с первым входом первого элемента НЕ - ИЛИ - НЕ и является первым входом логического условия блока, второй вход первого элемента НЕИЛИ - НЕ и первый вход второго элемента

НЕ - ИЛИ - НЕ являются соответственно вторым и третьим входами логического условия блока, второй вход второго элемента

НЕ - ИЛИ - НЕ соединен с единичным входом первого триггера и является четвертым входом логического условия блока, первый вход элемента НЕ - И - НЕ и второй вход узла совпадения являются соответственно пятым и шестым входами логического условия блока нулевой выход первого триггера соединен с синхровходом регистра и является первым выходом блока, выход регистра и нулевой выход

5 второго триггера являются соответственно вторым и третьим выходами блока, информационный вход регистра является информационным входом блока при этом во втором блоке управления памятью выход

10первого элемента НЕ - ИЛИ - НЕ соединен с вторым входом элемента. НЕ - И - НЕ, выход которого соединен с синхровходом первого триггера. выход второго элемента

НЕ - ИЛИ - НЕ соединен с нулевым вхо15 дом второго триггера, синхровход и единичный вход которого соединены соответственно с первым и вторым выходами узла совпадения, третий и четвертый выходы которого соединены соответствен20 íî с первым и вторым входами записи регистра, 3, Устройство по п.1, отличающееся тем, что дешифратор управления содержит дешифратор старших разрядов адреса, де25 шифратор младших разрядов адреса, два элемента НЕ - ИЛИ - НЕ, элемент НЕ - ИНЕ, причем информационные входы дешифраторов старшего и младшего разрядов адреса являются адресным входом дешифратора управления, выход первого элемента НЕ - ИЛИ - НЕ соединен с первым входом второго элемента НЕ - ИЛИНЕ и является первым выходом дешифратора управления, первый выход дешифратора младших разрядов адреса является вторым выходом дешифратора управления, выход элемента НЕ - И - НЕ является третьим выходом дешифратора управле40 ния, первый вход элемента НЕ - И - НЕ является управляющим входом дешифратора управления, выход второго элемента НЕИЛИ - НЕ соединен с вторым входом элемента НЕ - И - НЕ и является четвертым

45 выходом дешифратора управления, второй выход дешифратора младших разрядов адреса соединен с вторым входом второго элемента НЕ - ИЛИ - НЕ и является пятым выходом дешифратора управления, выход

5р дешифратора старших разрядов адреса соединен с управляющим входом дешифра, тора младших разрядов адреса, группа выходом которого соединена с группой входом первого элемента НŠ— ИЛИ - НЕ.

2001431

Г 1 1 г

2001431

Составитель Г,Майзель

Редактор T,Íèêîëüñêàÿ Техред М.Моргентал Корректор М.Самборская

Тираж Подписное

НПО "Поиск" Роспатента

Заказ 3128

113035, Москва, Ж-35, Раушская наб„4/5

Проиэводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101

4 з

4 3

9 иг 5