Устройство для коррекции двойных и обнаружения тройных ошибок

 

(19) RU (11) (51) 5 G11C29

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

Комитет Российской Федерации по патентам и товарным знакам (21) 4937344/24 (22) 20.05.91 (46) 15.10.93 Бюл. ¹ 37 — 38 (71) Научно-исследовательский институт "Квант" (72) Шишкин В.И.; Иванов Ю.П.; Тришков МВ (73) Научно-исследовательский институт "Квант" (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ДВОЙ—

НЫХ И ОБНАРУЖЕНИЯ ТРОЙНЫХ ОШИБОК (57) Изобретение относится к вычислительной технике и может быть использовано дпя построения высокодостоверных оперативных запоминающих устройств и систем повышенного обьема информации на основе попупроводниковых БИС памяти динамического и статического типов. Целью изобетения является упрощение устройства и повышение достоверности его работы. Поставленная цель достигается тем, что в устройство, содержащее входной регистр, блок формирования контрольных разрядов, блок формирования синдромов, блок формирования флагов ошибок блок декодирования синдромов и блок корректора, введены: в блок формирования контрольных разрядов формирователь двух контрольных разрядов, в блок формирования синдромов — генератор двухразрядных синдромов, в блок формирования флагов — упреждающий формирователь флагов F1 F7, в блок декодирования синдромов — дешифратор синдромов двойной ошибки и в блок коррекции — селектор корректора и из состава устройства исключен узел постоянной памяти как внешний дополнительный декодер. 13 ил.

2001453

Изобретение относится к области цифровой вычислительной технике и может быть использовано для построения оперативных запоминающих устройств и систем (ОЗУ и ОЗС) повышенного объема информации на основе полупроводниковых микросхем памяти статического и, в особенности динамического типов.

Известны схемы, устройства, например прибор DP8400 фирмы Semiconductor Corp, осуществляющие коррекцию двойных ошибок при одном упрощающем допущении, учитывающем специфику и особенности ошибок, Конкретно, в таких устройствах при двух и более ошибках в слове в сочетании с корректирующим кодом реализуется метод двойного инвертирования, накладывающий следующее ограничение: в считываемом из

ОЗУ слове не должно быть более одного случайного сбоя или кратковременной ошибки (softerror) при всех других устойчивых сбоях или постоянных ошибках (narderror). Таким образом, в качестве недостатков таких устройств отмечается то, что задача коррекции двойной ошибки реализуется для отдельных частных случаев и приводит к ухудшению быстродействия ОЗУ в

3-4 раза, Ниже приводятся характеристики аналога и прототипа предполагаемого изобретения, реализующих соответственно с помощью корректирующих кодов БОУЗАЧОУДХУРИ-ХОКВИНГЕМА (БЧХ) и ХЕММИНГА исправление двухкратных ошибок и обнаружения тройных без наложения ограничений на тип ошибок (hard или soft) в считываемом слове. Математической основой устройства коррекции является избыточный циклический код БЧХ размерностью (15, 7) с использованием образующего полинома ви a;

G = (X + Х + 1) (X + Х + X + X + 1).

Проверочная матрица Н имеет размерность

15х9, при этом девятый контрольный разряд (P), соответствующий дополнительной проверке на четность, служит для обнаружения трехкратной ошибки. Синдром ошибки определяется выражением;

So.

S11 !

S2, 5з

S= IS4 =Н W, 55 S7, ;Ss где Н вЂ” 15-разнядное слово:

P1CoC1...Ñ7, Оо...06

Устройство состоит, если рассматривать его в крупноблочном плане, иэ кодирующего блока, включающее в себя 9 сумматоров по модулю 2, формирующих контрольные разряды и синдромы в соответствии с Н-матрицей; декодирующего блока, включающего в себя ПЗУ с входным адресным дешифратором и двумя выходными дешифраторами, дешифрирующим 4разрядное содержимое частей А и В; набора схем И, ИЛИ, ИЛИ-НЕ и корректора — 15разрядной схемы сложения по модулю 2.

Номер отказавшего разряда определяется с помощью ПЗУ, адресом которого является

8-разрядный синдром ошибки. В ПЗУ записываются двоичные коды номеров отказавших разрядов считанного слова. Если синдром равен одному из столбцов Н-матрицы (исключая разряд P). то в группе разрядов А записан адрес искаженого разряда, а в группе разрядов  — нули. При двухраэрядной ошибке синдром равен сумме соответствующих столбцов Н-матрицы и в обеих группах записаны адреса неисправных разрядов. Число адресов ПЗУ находится в прямой зависимости от разрядности ОЗУ и числа контрольных разрядов (r) по закону А

=2

Недостатками приведенного аналога являются: в каждом цикле работы ОЗУ в процесс дешифрации синдромов включается ПЗУ, что приводит соответственно к снижению быстродействия ОЗУ одинаково как при сложном характере ошибки, так и при ее отсутствии: при разрядности слова К 1 необходимое количество слов ПЗУ составит несколько тыс. (г-1)-разрядных слов, что обострит проблему достоверности (правдоподобия) коррекции или (u) приведет к значительному усложнению функциональной организации работы устройства; математическая основа построения корректирующих кодов — выбор образующего многочлена и построение проверочной матрицы Н, выполнена применительно к 7разрядному слову, поэтому практическая реализация устройства для случаев наиболее распространенных значений разрядности К =- 8, 16, 32 буяет существенно затруднена иэ-за переработки структуры устройства; функциональная особенность — считаннаЯ инфоРмациЯ P,Cp...C7,Dp...D6 пеРедается на выходной каскад без коррекции как для случая невозможности коррекции — флаг

correction irnpoSiIieerro — так и при отсутствии ошибки беэ выработки соответствующего флага.

2001453

Наиболее близким по технической сущности к данному предполагаемому изобретению является система контроля и коррекции двойных ошибок, Математической основой построения корректирующих кодов системы является одним иэ модифицироваванных кодов Хэмминга, выраженный двумя проверочными матрицами Н 2 размерностью 1бхб и имеющими вид:

Разряды ИЧС

111111

00111111011101110 Разря00010 010110101111 ды

Н =1 О О 1 1 О О О 1 О 1 О 1 1 1 1 2 синдро01100001111010113 маоди1 1 О О О 1 О 1 1 О О 1 О 1 О 1 4 ночной

11101110100011105 ош, B системе для получения результирующего синдрома матрицы компонуются так, что над первой проверочной матрицей (ППМ) располагается вторая проверочная матрица (ВПМ) со сдвигом влево на один бит. Результирующая матрица 16х12 известна как матрица Нельсона, Поскольку названная матрица, как математическая основа, будет использована в предлагаемом техническом решении ее свойства будут описаны ниже, Структурный состав системы коррекции двух ошибок, возникающих в виде случайных независимых сбоев в 16-разрядном слове, считываемом иэ ОЗУ, в основном определяется: двумя устройствами типа DP

8400, программируемым ПЗУ емкостью 4 К байт и управляемым 8-разрядным регистром, получающим информацию из ППЗУ.

Первое устройство DP 8400 обеспечивает б младших разрядов синдромного слова в соответствии с ППМ, второе DP 8400 — б старших разрядов синдромного слова в соответствии с ВПМ. Адресом для ПЗУ является полное синдромное слово, состоящее из 12 разрядов. Содержимое

8-разрядного слова ППЗУ в зависимости от суммарного 12-разрядного синдрома определяет взаимообусловленные составляющие: тип ошибки, управляющую информацию и, в необходимых случаях, браэрядное синдромное слово, Две последние составляющие требуют дополнительного пояснения. Управляющей информацией может быть указание о процедуре коррекции, Например, для случая двойной ошибки — одна в информационной части слова (ИСЧ), другая в контрольном разряде ВПМ вЂ” значения лог."1" в 6 и 7 разрядах ППЗУ означают, что коррекция

ИЧС производится первым устройством DP

8400. Процедура коррекции обозначается

"Π— pass соггессаЫе", что оэна ает коррекция осуществляетея на 1-й ступени эа один этап, т,е. на уровне одного иэ устройств без внешней инъекции синдромного слова иэ управляемого регистра в устройство DP

8400. Далее, значения лог."О" в 6 и 7 разрядах ППЗУ означают, что для случая двойной ошибки в информационной части слова коррекция осуществляется за два этапа с одноразовой внешней инъекцией синдрома однобитной ошибки из управляемого регистра в одно иэ устройств DP 8400. Такая процедура коррекции обозначается "one—

passcorectable".

Основные недостатки контрольно-коррекционной системы определяются ее сложной функциональной организацией: а) в процесс декодирования синдромов вне зависимости от сложности (кратности) и особенностей ошибок включается постоянная память сравнительно большого объема, ошибки которой снижают достоверность коррекции информации; б) многоступенчатость декодирования синдрома и коррекции для случая двойной ошибки в ИЧС; устройство DP 8400 (выработка синдрома ошибки и ее признаков)—

ППЗУ как внешний декодирующий узел (получение внешнего синдрома однобитной ошибки, входящей в двойную ошибку) — DP

8400 (прием внешнего синдрома, получение синдромов двух однобитных ошибок, двухэтапная их коррекция); в) применение сложной программы обработки информации (DC16AROM.BAS); г) система не позволяет различить случаи: двойной ошибки в ИЧС и тройной ошибки — одна в ИЧС и по одной в контрольных разрядах ППМ и ВПМ. В самом деле, например синдромные слова;

0,...5 6....11

101000 110110

100111 110101 не соответствуют однозначно ни кратности ошибки, ни локализации ее в слове. Первое (второе) синдромное слово с одной стороны соответствует двойной ошибке в О (О) и в 5 (10) битах ИЧС, с другой — трехкратной ошибке — одной в 10 (5) бите ИСЧ и двум — в

3 (3) ППМ и 10 (10) BflM контрольных разрядов.

Целью изобретения является упрощение устройства и повышение достоверности его работы, Указанная цель достигается тем, что в устройстве коррекции двойных и обнаружения тройных ошибок, включающем входной регистр данных, блок формирования контрольных разрядов, блок формирования син2001453 драмов, блок формирования флагов ошибок, блок декодирования синдромов и блок коррекции, причем блок формирования контрольных разрядов состоит из формирователей контрольных разрядов первой проверочной матрицы и второй п)оверочной матрицы, входы которых соединены с первой группой выходов входного регистра, а выходы формирователей подсоединены к первой группе выходов устройства и соответственно к первой и второй группа входов блока формирования синдромов, содержащего генераторы синдромов первой проверочной матрицы и второй проверочной матрицы, входы которых подключены соответственно к выходам второй и третьей групп входного регистра, входы ЧТ (ЗП) подключены к управляющему входу устройства, а выходы обоих генераторов — к входам первой и второй групп блока формирования флагов ошибок, содержащего формирователь флага "0" (отсутствие ошибки), вход ЧТ (ЗП) которой подключен к управляющему входу устройства, а выход подсоединен к первому управляющему выходу устройства, блок дешифрации синдромов состоит из дешифраторов синдромов первой проверочной матрицы и второй проверочной матрицы, входы которых соединены с выходами блока формирования синдромов, а выходы — к входам первой и второй групп блока коррекции, содержащего корректор, входы первой группы которого подсоединены к первой группе выходов входного регистра, а выходы соединены с информационными выходами устройства, из состава устройства исключен блок постоянной памяти, в блок формирования контрольных разрядов дополнительно введен формирователь двух контрольных разрядов, в блок формирования синдромов — генератор двухразрядных синдромов, в блок формирования флагов ошибок — упреждающий формирователь флагов 1 — 7, в блок декодирования синдромов — дешифратор синдромов двойной ошибки, в блок коррекции — селектор коррекции, причем первая и вторая группы входов формирователя двух контрольных разрядов подсоединены соответственно к выходам формирователей контрольных разрядов первой и второй контрольных матриц, а выходы — к первой группе входов генератора двухразрядных синдромов, вторая группа входов которого подключена к четвертой группе выходов входного регистра, а выходы — к третьей группе входов упреждающего формирователя флагов ошибок, четвертая группа входов которого соединена с первым и вторым управляющими выходами дешифраторов

55 первой и второй проверочных матриц, а первый. второй и третий управляющие выходы подсоединены соответственно к первому, второму и третьему управляющим входам селектора коррекции, второй, третий, четвертый, пятый, шестой, седьмой и восьмой управляющие выходы — к одноименным управляющим выходам устройства, входы дешифратора двойных ошибок подсоединены к третьему и четвертому управляющим выходам дешифраторов синдромов первой и второй проверочных матриц, а выходы которого — к третьей группе входов селектора коррекции, выходы которого подсоединены ко второй группе входов корректора.

Заявляемое решение соответствует критерию "существенные отличия", поскольку оно представляет собой новую совокупность признаков как сочетание известных признаков и нового технического свойства. Это новое техническое свойство заключается в том, что у предлагаемого устройства появляются упрощающие его структуру и улучшающие функциональную организацию воэможности, а именно; исключение из состава устройства постоянной памяти, являющейся дополнительным источником ошибок, упрощает его структуру, так как, кроме нее, из структуры исключаются и технические средства, минимизирующие влияние постоянной памяти на ранг(кратность) ошибки или осуществляющие автоматическое прерывание функционирования; благодаря исключению постоянной памяти из устройства и введению упреждающего формирователя флагов ошибок, дешифратора синдромов двойной ошибки и селектора коррекции существенно упрощается алгоритм его функционирования: декодирование синдрома двойной ошибки и ее исправление осуществляется автоматически и одномоментно. без "расщепления" его на две составляющие — синдромы одиночных ошибок и поочередности их коррекции, и беэ дополнительных обращений к ОЗУ; улучшается функциональная органиэация устройства и повышается его быстродействие благодаря введению упрежда ощего формирователя флагов ошибок, так как флаги формируются ускоренно не по результатам окончательного декодирования синдромов, а по их виду(числу единиц и его четности); благодаря введению в состав устройства формирователя двух контрольных разря= дов (четности суммы контрольных разрядов

ППМ и ВПМ) и генератора двухразрядных синдромов, а так же благодаря упреждающему формирователю флагов осуществляет2001453

55 ся раскрытие неопределенности ошибки типа "двойная OLlj. или тройная ОШ".

На фиг.1 представлена проверочная матрица Нельсона; на фиг.2 — графически очерченные совокупности синдромов для одиночных, двойных и тройных ошибок; на фиг.3 — 16 значащих 6-разрядных кодовых комбинаций синдромов одиночных ошибок и 31 кодовая комбинация для двойных ошибок; на фиг,4 и 5 — структурная схема устройства коррекции двойных и обнаружения тройных ошибок; на фиг.6, 7, 8, 9, 10, 11, 12 — функциональные схемы входного регистра

РВ, блока формирования синдромов БФС, узла упреждающего формирования флагов

УУФФ, блока декодирования синдромов

БДС и блока корректора БК(ввиду тривиальности построения блока формирования контрольных разрядов БФКР его функциональная схема не представляется); на фиг,13 — функциональная схема счетчика единиц в 6-разрядном синдроме (Z 1).

Как уже было отмечено, математической основой построения устройства коррекции двойных и обнаружения тройных ошибок принята матрица Нельсона, представленная на фиг,1, которая состоит из двух частей, именуемых в дальнейшем матрицами ППМ и ВПМ. Контрольные разряды К ...К для

ППМ и Ke...Ki> для ВПМ, составляющие контрольную часть слова (КЧС), формируются сложением по mod 2 тех разрядов ИЧС соответствующей строки, в которых наличествуют единицы. ИЧС содержит 16, а КЧС вЂ” 12 разрядов. Синдромное слово (в дальнейшем именуется "синдром") С = CI + CII, как результат одиночной ошибки в одном из 16 разрядов, определяется соответствующими столбцами ППМ и ВПМ, CI = Со, Ci.„С и CII = Сг,, Ст...С, Синдромы двойных и тройных (и большей кратности) ошибок в ИЧС и КЧС определяются сложением по mod 2 синдромов "С" соответствующих столбцов матрицы Нельсона и синдром ошибок в К,...К . поэтому являются производными от них и обозначаются С = Clo + CIIO. Применительно к изобретению в табл.1 и на фиг.2 представлены результаты анализа и классификации синдромов, полученные авторами, в зависимости от кратности ошибок и их дислокации в ячейках памяти, соответствующих ИЧС и КЧС.

Синдромы CI, CII и CIO, CII сгруппированы в конечные множества и изображены графически в виде кругов. Каждое из множеств может быть представлено матрицей размерности (6 + 6) х и.

35 где n — число, указанное в круге. Например, для двухкратной и трехкратной ошибок вида

1 (см. табл,1) п соответственно равно

C)a = 120 и См = 560.

В качестве основного показателя при систематизации синдромов ошибок, представлены в табл.1, с целью более оптимальной организации процесса их декодирования выбрано число содержащихся в синдромах единиц, т.е. массовая их характеристика.

На фиг.2 числитель и знаменатель дроби соответственно обозначают число единиц в 6 разрядах CIO (CI) и CII (CII).

Перекрывающиеся части очерченных областей синдромов ошибок разной кратности образуют неопределенности — неоднозначности типа ошибки (на фиг.2 они обозначены номерами 1, 2 и 3), которые подлежат раскрытию, что необходимо для распознавания тройных и коррекции двойных ошибок с высокой степенью достоверности.

Касающиеся круги синдромов одиночной и тройной ошибок вида 1 не требуют раскрытия. так как, хотя их показатели (3/3. 5/5, 3/5 и 5/3) одинаковы, но синдромы отличаются конкретным кодовым содержанием, Это — важнейшее свойство матрицы Нельсона, которое очевидно определяется компоновкой кодовых комбинаций в матрице и избыточностью.

Из фиг.4 видно. что из 26 кодовых комбинаций, имеющих 3 или 5 единиц, используются только 16. Другим важным свойством матрицы Нельсона является то, что каждая иэ 120 — 12-разрядных кодовых комбинаций производной от нее матрицы синдромов двойной ошибки вида 1, уникальна и содержит в разрядах Со...Cs u Ce...С)1 четное число единиц (2, 4 или 6), а производная матрица образуется иэ 120 х 2 — 6-разрядных кодовых комбинаций, среди которых отличающихся 31 комбинация (см. фиг.3). При этом выполняется условие: в каждом столбце производной матрицы кодовые комбинации (С ...С ) (Св...Ci1). Таким образом, приведенные материалы анализа синдромов ошибок различной кратности (табл.1, фиг.2) позволяют сделать вывод о возможности реализации устройства коррекции одиночных, двойных и распознавания тройных ошибок с высокой достоверностью при выполнении условия раскрытия неоп ределенностей вида ошибок (двойная— тройная), Предлагаемое устройство содержит:

Входной регистр РВ1. Предназначен для приема, хранения и передачи информации из (в) ОЗУ.

Блок формирования контрольных разрядов БФКР 2, содержащий формирователи

2001453

12 мым флагами F2...F6, и становится трех- или четырехкратной. Флаг Fá индицирует трехкратные ошибки, в составе которых не менее одной ошибки в ИЧС, Флаги Еб и F7 должны восприниматься как отказ 03У или как сигнал на прерывание. При флаге F5 ИЧС вне

55 контрольных разрядов К ...К5 первой проверочной матрицы Ф КРП 5, Kg... K11 второй проверочной матрицы ФКРВ б и формирователь двух контрольных разрядов К г, Kig ФКРК7, Каждый из формирователей ФКРП и ФКРВ 5 представляет собой б сумматоров по mod 2. формирующих контрольные разряды в соответствии с фиг.1. Формирователь ФКРК— два сумматора по mod 2, образующие контрольные разряды Кд и Кд из контрольных 10 разрядов К .„К5 и Кв...K<< соответственно, получаемых из считанной или записываемой

ИЧС.

Блок формирования синдромов БФС 4, содержащий генераторы синдромов С0„,С5 15 первой проверочной матрицы ГСП 8, Сб...С11 второй проверочной матрицы ГСВ 9 и генератор синдромов С г, Са ГСК 10, Каждый из генераторов синдромов ГСП 8 и ГСВ 9 представляют собой 6-разрядный сумматор по- 20 парно-одноименного суммирования по mod

2 Ко."К5 с Ко " К5 и нб" К11 с Кб "К11, а

ГСК 10 2-разрядный сумматор по mod 2 К!г с Кд " и К1з с К1з ", где индекс "сч" означает, что контрольные разряды передаются из ре- 25 гистра РВ1, как КЧС, считанного из ОЗУ.

Блок формирования флагов УУФФ 11, состоящий из формирователя флага FO (отсутствие ошибки) СФО 12 и упреждающего формирователя флагов F1...F7 типа ошибок 30

СУФ 13 (cM. фиг.2). Схема СУФ 13, используя только часть информации о 12-разрядных синдромах, а именно их массовую характеристику и ее четность, убыстряет формирование флагов Fi...F7, используемых в 35 качестве управляющих сигналов для блока декодирования синдромов. "Быстрое" формирование флагов обеспечивает подачу в нужной временной фазе управляющих сигналов в блок декодирования синдромов, не 40 задерживая вынужденно процесс декодирования, который начинается одновременно с выработкой флагов. Формирование флагов определяется числом единиц в синдромах С! (Cl ) и С!! (С!! ) и четностью этого числа, а 45 раскрытие неопределенностей в типе (кратности) ошибок и соответственно флагах

F2...F6 используются двухраэрядные синдромы (С1г + С1з), что иллюстрируется табл.2.

Флаг Е7 формируется схемой СУФ 13 50 при наличии дополнительной ошибки в одном из контрольных разрядов К1г или К!з, при этом кратность общей ошибки возрастает на 1 по отношению к ошибкам, выражаезависимости от кратности ошибок может быть использована, так как ошибки связаны только с КЧС. Флаги F1...F7 используются внешним вычислительным устройством для накопления статических данных о характере и интенсивности отказов и сбоев в ОЗУ.

Блок декодирования синдромов БДС 14, содержащий дешифраторы синдромов по

ППМ и ВПМ ДСП 15 и ДСП 16, а также дешифратор синдромов двойной ошибки

ДСДО17. При считывании ДСП 15 и ДСВ 16 распознают значащие кодовые комбинации (фиг.3) по ППМ и ВПМ и в случае одиночной ошибки вида 1 совместно с УУФФ формируют флаг F1 (переводят признак одиночной ошибки во флаг), а корректируемый разряд определяется по ППМ ДСП 15. В случае двойной ошибки вида 2 в зависимости от флагов F2 и FÇ корректируемый разряд в

ИЧС определяется по IlilM или ВПМ соответственно ДСП 15 или ДСВ 16. При двойной ошибке вида 1 (флаг F4) первые ступени дешифраторов ДСП 15 и ДСВ 16 совместно с дешифратором ДСДО 17 определяют местоположение двух корректируемых разрядов

ИЧ С.

Блок корректора БКЗ содержит селектор корректора СК 18 и собственно корректор К

19. Селектор корректора СК принимает по трем направлениям — от ДСП 15, ДСВ 16 или

ДСДО 17 — лог."1" в зависимости от управляющих сигналов F1 F2, FÇ или F4 на один или два входа из 16 возможных. Корректор К 19 представляет собой 16-разрядный сумматор попарного сложения по mod 2 и производит коррекцию в соответствующем одном или двух разрядах ИЧС, Рассмотрим работу предлагаемого устройства. Устройство работает в двух режимах, связанных с записью и считыванием информации в (иэ) ОЗУ.

Режим ЗАПИСЬ (ЗП). Из внешнего источника информации по шине 20 подается

ИЧС во входной регистр PB 1 устройства, с выхода которого информация Pp...Д15 по ши не 21 поступает в блок формирования контрольных разрядов БФКР 2 и в узел К 19 блока корректора БК 3. Поскольку в режиме ЗП по шине 22, по 16 ее связям, соединяющим выходы селектора корректора СК 18 с соответствующими входами собственно корректора

К 19, поступают только лог."0", то передаваемая из PB 1 для записи ИЧС gp...Д15) проходит через сумматор корректора К 19 беэ изменения на выход устройства. КЧС, предназначенная для записи вместе с ИЧС, формируется в БФКР 2, В результате, от формирователей контрольных разрядов

ФКРП 5. ФКРВ 6 и ФКРК 7, соответственно по шинам 23, 24 и 25, образующим общую

2001453

50

55 шину 26, передаются на выход устройства значения контрольных разрядов K>...К, Ko...К и К, К э. При этом в режиме записи на управляющий вход устройства ЧТ (ЗП) через связь 27 подается лог."0", что не позволяет инициировать процесс формирования синдромов в БФС 4 и флага в УУФФ 11.

Режим ЧТЕНИЕ (ЧТ.). При чтении информации, в отличие от режима ЗАПИСИ, в функционирование вводятся все блоки устройства, по связи 27 на управляющий вход устройства поступает сигнал лог, "1". ИЧС (До„.Д ) из регистра РВ 1, как и при ЗП, поступает по шине 21 в блок БФКР 2, иэ которого по шинам 23, 24 и 25 сформированные контрольные разряды К ...К з подаются в блок БФС 4. Скопированная на регистр PB

1 по шинам 28 и 29 считанная КЧС (Ко ...К э ) также поступает в БФС 4 по шинам 30 и 31. В результате попарного суммирования по mod 2 одноименных разрядов

K<...Кд и К "...К з " генераторы синдромов

ГС 1, ГС 2 и ГС 3 формируют синдромы

Со...C5, C6...C11 и С12, С13, которые соответственно по шинам 32, 33 и 34 передаются в упреждающий формирователь флагов

УУФФ 13 и по шинам 32 и 33 — в блок декодирования синдромов БДС 14. В случае отсутствия ошибки флаг (FO) или если она (они) произошла в контрольном разряде, то

ИЧС по шине 21 проходит через выходной каскад корректора 19 без изменения и по шине 38 поступает на информационные входы устройства.

В случае одиночной ошибки вида 1 или двойной вида 2 расшифрованное местоположение в ИЧС ошибочного разряда воспринимается селектором корректора СК 18 в виде лог."1" от ДСП 15 или ДСВ 16 по одной из 16 связей, соответственно, шин 35 или 36 в зависимости от флага (F1 F2) или F3, В случае двойной ошибки вида 1 две лог,"1" от

ДСДО 17 по двум связям шины 37 поступают на селектор СК 18, управляемым флагом

F4.

В случае двойной ошибки вида 1 две лог."1" от ДСДО 17 по двум связям иэ 16 шины 37 поступают на селектор корректора

СК 18, управляемый флагом F4. Одна или две лог."1" с выхода СК 18 в зависимости от рассмотренных выше случаев поступают по одной или двум соответствующим связям шины 22 на вход собственно корректора К

19. где происходит их сложение по mod 2 с информационными разрядами. поступающими из РВ 1 по шине 21. В результате с выхода блока коррекции БК 3 скорректированная посредством инвертирования информация поступает на информационные выходы устройства.

В качестве примера конкретного выполнения предлагаемого устройства по структурной схеме фиг,4 и 5 приведены функциональные схемы фиг.6-13, его блоков и составляющих, Номера шин и связей между составляющими устройства на структурных схемах фиг.4 и 5 перенесены теми же на функциональные схемы. Кроме того, рассмотрена возможность воплощения приведенных схем устройства в виде БИС на основе базового матричного кристалла по

КМОП вЂ” технологии БМК 1537ХМ1 в планарном корпусе типа "Малыш", Ниже кратко описываются основные особенности построения, структурный состав блоков устройства (кроме БФКР и БФС), а также на основании этого приводятся в табл.б результаты расчета числа базовых ячеек БМК, расходуемых на все составляющие устройства.

1. Входной регистр РВ1 фиг,6.

Регистр состоит иэ двух частей; первой— для хранения 16 разрядной ИЧС и второй— для хранения 14-разрядной КЧС; выполняется на триггерах типа Д. При записи разрешающий сигнал (V1) подается только на первую часть РВ1, а при считывании разрешающий сигнал подается и на вторую часть (V2).

2. Блок формирования флагов УУФФ 11 (фи г.8).

Функциональное назначение УУФФ11 подробно описано в разделе описания устройства.

Формирователь флага 0. СФО 12 выполняется на 13-входовом элементе И, упреждающий формирователь флагов F I...F7 СУФ 13 состоит из двух сумматоров единиц в 6-разрядных синдромах CI (Clo) и CII (CII ), и из порядка десяти комбинаторных схем; двух-, трехвходовых элементов И и И-ИЛИ.

Схема сумматора единиц Z1 — (функциональная схема фиг.13) выполняется примерно на 10 комбинаторных схемах типа двух-, трех-, четырехвходовых элементов И и ИИЛИ и двух-, трехвходовых схем сложения по mod 2.

Функциональное назначение выходов сумматора Х 1 приведено в табл.3.

3. Блок декодирования синдромов БДС

14 (фиг.9. 10 и 11) структурно состоит иэ трех узлов: дешифратора синдромов по ППМ ДСП

15, дешифратора синдромов по ВПМ ДСВ 16 и дешифратора синдромов двойной ошибки

ДСДО 17. Функциональное назначение узлов приведено в разделе описания устройства.

В состав узла ДСП 15(фиг.9) входят двухи четырехвходовые дешифраторы, ДС 43 и

ДС 44 соответственно двух и четырех разрядов синдрома С1, селектора 16-значащих ко2001453

16

Таблица 1 довых комбинаций (из 25 возможных) и 16входовой схемы ИЛИ, Ilo структурному составу узел ДСВ 16 (фиг,9) идентичен ДСП 15 и отличается лишь разводкой соединений между дешифраторами (ДС) и селектором (Яе().

Узел ДСДО 17 является двухступенчатым дешифратором синдромов двойной ошибки (вида 1), в качестве первых ступеней его используются дешифраторы ДС 43 и ДС

44 узлов ДСП 15 и ДСВ 16.

Вторая ступень ДСДО 17 состоит из двух селекторов (фиг.10) СЛ 45 и СЛ46 31 кодовой комбинации, 120 элементов 2И и 16- и 15входовых схем ИЛИ. Соединение выходов

СЛ 45 и СЛ 46 со входами схем 2И производится в соответствии с табл.4, а соединение

120 выходов схем 2И с входами 16 схем ИЛИ вЂ” в соответствии с табл.5.

4. Блок корректора БК 3 (фиг,12) структурно состоит из селектора СК 18 и корректора К 19. Селектор СК 18 выполняется на 16 элементах ЗИ2 — ИЛИ, а корректор К 19 — на

16 двухвходовых элементах сложения по

mod 2.

Реализация предложенного технического решения в виде одной БИС, выполненной например по КМОП-технологии, позволяет проводить построение высоконадежных

ОЗУ повышенной емкости (более 16 Мбайт) для суперЭВМ, Технико-экономические преимущества предлагаемого изобретения, в сравнении с прототипом. заключаются в следующем:

1. Упрощение структурной и функциональной органиэации устройства: а) исключение из его состава постоянной памяти, являющейся источником дополнительных ошибок, и технических средств. минимизирующих ее влияние на ранг (кратность) ошибок; б) благодаря исключению постоянной памяти из состава устройства и введению узла упреждающего формирования флагов ошибок (УУФФ) декодирование синдромов двойной ошибки и ее исправление осущест5 вляется автоматически и одномоментно, без

"расщепления" их на две составляющие— два синдрома одиночных ошибок, и поочередности их коррекции эа несколько этапов;

2. Как следствие перечисленного в п.1:

10 а) процесс обнаружения и коррекции ошибок не требует специальной программы обработки поступающей информации и реализуется аппаратными средствами с помощью управляющих сигналов от схемы

15 управления ОЗУ и флагов ошибок узла

УУФФ; б) повышается быстродействие устройства, так как флаги формируются ускоренно не по результатам окончательного декодиро20 вания синдромов, как это делается в прототипе. а по их виду (числу единиц и его четности), 3. Повышение достоверности распознавания и коррекции ошибок благодаря введе25 нию в состав устройства дополнительного формирователя двух контрольных разрядов, генератора двухразрядных синдромов и узла упреждающего формирования флагов ошибок, так как их функционирование в со30 ставе устройства обеспечивает раскрытие неопределенностей типа "Двойная ош, или

Тройная ош.".

4, Расширение разрядности ИЧС от 16 до 32. 48, 64 и т,д. реализуется соответству35 ющим увеличением числа предлагаемых устройств, из расчета одно устройство на 16 разрядов. (56) Патент США М 4107652, кл, G 11 С 29/00, 1978.

40 Computer Design, January, 1982, р.127136.

2001453

Продолжение табл. 1

Таблица 2

Таблица

2001453

Таблица 4

2001453

Продолжение табл. 4

17

15

21

12

17

15

15

37

39

42

44

47

48

49

52

53

56

5.8

59

61

62

63

64

66

67

68

69

71

72

73

2-9

2-10

2-11

2-12

2-13

2-14

2-15

3-4

3-5

3-6

3-7

3-8

3-9

3-10

3-11

3-12

3-13

3-14

3-15

4-5

4-6

4-7

4-8

4-9

4-10

4-11

4-12

4-13

4-14

4-15

5-6

5-7

5-8

5-9

5-10

5-11

5-12

5-13

5-14

17

18

29

27

28

20

23

27

29

29

17

14

21

24

12

13

23

27 4

5

29

29

23

23

24

30

2001453

Продолжение табл. 4

23

29

14

23

24

19

26

23

27

6

19

26

23

27

26

22

96

97

18

31

16

29

28

31

18

29

31

19

78

79

81

82

83

84

86

87

88

89

91

92

93

99 t00

101

102

103

104

105

106

107, 108

109

110

112

5-15

6-7

6-8

6-9

6-10

6-11

6-12

6-13

6-14

6-15

7-8

7-9

7-10

7-11

7-12

7-13

7-14

7-15

8-9

8-10

8-11

8-12

8-13

8-14

8-15

9-10

9-11

9-12

9-13

9-14

9-15

10-11

10-12

10-13

10-14

10-15

11-12

11-13

8

16

12

19

18

26

22

4

16

3

12

26

2001453

Продолжение табл. 4

Таблица 5 разр.

ИЧС

13

9

24

38

51

6 7

18

23

22

36

49

61

21

19

42

34

32 33

45 46

57 58

68 69

17

48

44

31

18

62

59

73 74

70

57

56

82

83

79

78

77

90

86

98 99

95 96

8

11

12

13

9

24

38

51

6374

78

87

102

108

113

117

23

37

62

73

83

103

104

102

108

113

101

94

101

107

112

116

119

109

107

114

39

52

64

112

26

53

116

117

27

119

28

41

15

Таблица 6

16

43

66

76

93

106

111

118

Номера элементов И (см. фиг, 11 ) 84

22

36

49

61

72

82

91

39

52

64

21

48

71

81

98

105

11

26

53

34

47

59

89

97

104

110

12

27

41

54

19

33

46

58

69

79

88

96

103

109

114

16

43

66

76

93

106

111

118

120

27

Формула изобретения

2001453

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ДВОЙНЫХ И ОБНАРУжениЯ тРОЙных ОшиБОк, содержащее входной регистр, блок формирования контрольных разрядов, состоящий из формирователей контрольных разрядов первой и второй проверочных матриц, блок формирования синдромов, состоящий из генераторов синдромов первой и второй проверочных матриц, блок формирования 10 флагов ошибок, состоящий из формирователя флага отсутствия ошибки, блок декодирования синдромов, состоящий из дешифраторов синдромов первой и второй проверочных матриц, и блок коррекции, 15 состоящий из корректора, причем выходы первой группы входного регистра соединены с входами формирователей контрольных разрядов первой и второй проверочных матриц и входами первой 20 группы корректора, выходы которого являются информационными выходами первой группы устройства, информационными входами первой и второй групп которого являются входы первой и объединенных 25 второй и третьей групп входного регистра, выходы второй и третьей групп которого подключены к входам первых групп генераторов синдромов первой и второй проверочных матриц, входы вторых групп которых соединены соответственно с выходами формирователей контрольных разрядов первой и второй проверочных матриц и являются информационными выходами второй группы устройства, управляющим входом которого являются входы чтения

/записи формирователя флага отсутствия ошибки и генераторов синдромов первой и второй проверочных матриц, выходы по- 40 следних из которых соединены с входами дешифраторов синдромов первой и второй проверочных матриц и входа ли фор лирователя флага отсутствия ошибки, выход последнего из которых является первым 45 управляющим выходом устройства, отличающееся тем, что, с целью упрощения устройства и повышения достоверности его работы за счет исключения блока постоянной памяти, в блок формирования конт- 50 рольных разрядов введен формирователь двух контрольных разрядов, в блок формирования синдромов =введен генератор двухразрядных синдромов, в блок формирования флагов ошибок введен упреждающий формирователь флагов F1...F7, в блок декодирования синдромов введен дешифратор синдромов двойной ошибки, в блок коррекции введен селектор корректора, причем выходы формирователей контрольных разрядов первой и второй проверочных матриц подключены к входам первой и, второй групп формирователя двух контрольных разрядов, выходы которого соединены с информационными выходами второй группы устройства и входами первой группы генератора двукразрядных синдромов, входы второй группы которого подключены к выходам четвертой группы входного регистра, входы четвертой группы которого являются информационными входами третьей группы устройства, управляющий вход которого соединен с входом чтения/записи генератора. двухразрядных синдромов, выходы которого подключены к информационным входам первой группы упреждающего формирователя флагов

F1...F7, управляющие входы которого соединены с первыми управляющими выходами дешифраторов первой и второй проверочных матриц, информационные выходы которых соединены с информационными входами первой и второй групп селектора корректора, первый, второй и третий управляющие входы которого соединены с первым, вторым и третьим управляющими выходами упреждающего формирователя флагов F1...F7, информационные входы второй группы которого соединены с выходами генераторов синдромов первой и второй проверочных матриц, с второго по восьмой управляющие выходы упреждающего формирователя флагов F1...F7 являются соответственно с второго по восьмой управляющими выходами устройства, вторые управляющие выходы дешифраторов синдромов первой и второй проверочных матриц соединены соответственно с первым и вторым входами дешифратора синдромов двойной ошибки. выходы которого подключены к информационным входам третьей группы селектора корректора, выходы которого соединены с входами второй группы корректора.

2001453

2001453

2001453

2001453

2001453

2001453

I а г

Ф г с

И ф °

1 r

2001453 Ж/2 8

2001453

20014 3 uz. Ю

200145: <

9Ьг.й

° . е

° ° °

° ° °

° ° ° ° ! . ° °

°

1 °

° °

° . 1

° ° Э ! °

° ° ° !