Способ цикловой синхронизации в многоканальных системах передачи цифровой информации с временным разделением каналов и устройство для его осуществления

 

Использование: в технике передачи информации с помощью двоичных сигналов для синхронизации передающей и приемной сторон в многоканальных системах передачи цифровой информации с временным разделением каналов. Сущность изобретения: способ цикловой синхронизации заключается в том, что на передающей стороне синхрокомбинацию двоичных сигналов формируют в виде двух кодовых групп по m и n двоичных сигналов в каждой группе, где n - больше m, m - не равно 0, причем в кодовую группу из n двоичных сигналов вводят (m - 1) следующих подряд двоичных сигналов, инверсных первому и последнему двоичным сигналам данной кодовой группы, перед которой размещают кодовую группу из m двоичных сигналов, инверсных первому двоичному сигналу кодовой группы из n двоичных сигналов, а на приемной стороне выделяют синхрокомбинацию двоичных сигналов путем поэлементного сравнения принятой последовательности двоичных сигналов с кодовой группой из n элементов эталонной синхрокомбинации двичных сигналов, а число полученных подряд совпадений при этом сравнивают с заданным пороговым значением, равным n и устанавливают фазу цикла применяемой последовательности по моменту появления сигнала обнаружения. Устройство для осуществления способа содержит счетчик 1 цикла, коммутатор 2, счетчик 3 ошибок, элемент ИЛИ 4, сумматор 5 по модулю два, формирователь 6 эталонной синхрокомбинации, триггеры 7 и 8, одновибраторы 9 и 10, мультиплексор 11, формирователь 12 укороченной синхрогруппы. 2 с. п. ф-лы, 1 ил.

Изобретение относится к технике передачи информации с помощью двоичных сигналов и может быть использовано для синхронизации передающей и приемной сторон в многоканальных системах передачи цифровой информации с временным разделением каналов.

Известен способ фазирования по циклам систем передачи дискретной информации с временным уплотнением, в соответствии с которым принимают информацию, в каждом цикле которой выделяют группы информационных символов, отстоящих друг от друга на длину подцикла, осуществляют параллельный поиск синхрокомбинации во всех группах информационных символов и при неоднократном обнаружении синхрокомбинации в одной и той же группе информационных символов устанавливают фазу принятого сигнала [1] .

Недостатком известного способа является значительное время вхождения в синхронизацию.

Наиболее близким по технической сущности и достигаемому эффекту к предложенному является способ синхронизации с поэлементным сравнением принятой цифровой последовательности с эталонной синхрокомбинацией [2] .

Известно устройство цикловой синхронизации, содержащее регистр, блок сравнения и логические элементы И, НЕ [1] . Недостатком этого устройства является большое время установления синхронизма.

Наиболее близким по технической сущности к предложенному является устройство цикловой синхронизации, содержащее счетчик цикла, подключенный тактовым входом к тактовому входу устройства, формирователь эталонной синхрокомбинации, коммутатор, счетчик ошибок, блок сравнения и логические элементы [2] . Недостатком устройства является значительное время установления синхронизма из-за пропуска синхрогруппы.

Недостатком известного способа синхронизации является значительное время вхождения в синхронизацию. Целью изобретения является сокращение времени вхождения в синхронизацию за счет исключения пропусков кодовых групп синхронизирующей информации.

На чертеже представлена схема осуществления способа цикловой синхронизации в многоканальных системах передачи цифровой информации с временным разделением каналов.

Сущность способа заключается в следующем.

На передающей стороне циклически формируют последовательность двоичных сигналов, состоящую из комбинации двоичных сигналов сообщения и синхрокомбинации. Синхрокомбинацию формируют в виде двух кодовых групп по n и m двоичных сигналов в каждой группе, где n>m m ≠ 0. В процессе формирования синхрокомбинации кодовую группу из m двоичных сигналов выполняют состоящей из сигналов с одинаковыми параметрами. Затем формируют первый двоичный сигнал кодовой группы из n двоичных сигналов инверсным двоичным сигналом сформированной кодовой группы из m двоичных сигналов. После этого формируют (m-1) следующих подряд двоичных сигналов, аналогичных сигналам кодовой группы из m двоичных сигналов, а последний двоичный сигнал синхрокомбинации инвертируют по отношению к предыдущему двоичному сигналу. Сформированную последовательность двоичных сигналов передают по каналу связи.

На приемной стороне осуществляют поиск синхрокомбинации путем поэлементного сравнения двоичных сигналов принятой последовательности и кодовой группы из n двоичных сигналов эталонной синхрокомбинации. При этом в каждом такте поступления последовательности двоичных сигналов подсчитывают число полученных подряд совпадений и сравнивают его с пороговым значением равным n. По достижения числом совпадений заданного порогового значения формируют сигнал обнаружения синхрокомбинации, после чего переходят к поддержанию синхронизма путем циклического сравнения двоичных сигналов принимаемой и эталонной синхрокомбинаций.

В качестве примера рассмотрим один из возможных вариантов выполнения синхрокомбинации. Предположим, что m= 5, тогда кодовая группа из m двоичных сигналов будет выглядеть так: IIIII. Теперь сформируем первый элемент кодовой группы из n двоичных сигналов инверсным сигналом кодовой группы из m двоичных сигналов, т. е. получим 0. После этого синхрокомбинация приобретет вид IIIII0. Сформируем (m-1)= 5-1= 4 следующих подряд двоичных сигнала, аналогичных 1, получим IIIII0IIII. И в завершение проинвертируем последний двоичный сигнал синхрокомбинации по отношению к предыдущему. В результате получим такую синхрокомбинацию: IIIII0IIII0, которую следует передавать по каналу связи.

Теперь рассмотрим процесс поиска синхрокомбинации для наихудшего случая, т. е. когда элемент сообщения, передаваемый непосредственно перед синхрокомбинацией, аналогичен первому ее элементу. Фрагмент цифрового сообщения в таком случае выглядит следующим образом: . . . IIIII0IIII0. . . , т. е. часть сообщения, перекрываясь с началом синхрокомбинации, образует кодовую группу из пяти элементов, полностью совпадающую с началом эталонной синхрокомбинации.

Допустим, что процесс поиска синхрокомбинации начался с момента появления на входе приемного устройства двоичного сигнала сообщение, следующего непосредственно перед синхрокомбинации.

В этом случае вся начальная комбинация входных сигналов (IIIIII) не совпадает с первым элементом кодовой группы из n двоичных сигналов эталонной синхрокомбинации (0) и все совпадения начнутся только лишь с момента появления на входе приемного устройства искомой кодовой группы из n двоичных сигналов искомой синхрокомбинации, что в конечном счете приведет к ее обнаружению.

Если же элементом сообщения, передаваемым непосредственно перед синхрокомбинацией, окажется 0, совпадающий с первым элементом группы из n двоичных сигналов эталонной синхрокомбинации, то это приведет к последующему совпадению (m-1)= (5-1)= 4-Х элементов входной синхрокомбинации с аналогичными им (m-1) элементами кодовой группы из n двоичных сигналов. Однако это не вызовет пропуска входной синхрокомбинации, поскольку последний (m-й) элемент группы из m двоичных сигналов синхрокомбинации (I) не совпадает с последним элементом эталонной синхрокомбинации (0).

Таким образом, способ синхронизации позволяет исключить пропуск синхрокомбинации и за счет этого уменьшить время установления синхронизма.

Устройство для осуществления способа содержит счетчик 1 цикла, коммутатор 2, счетчик 3 ошибок, элемент ИЛИ 4, сумматор 5 по модулю два, формирователь 6 эталонной синхрокомбинации, триггеры 7 и 8, одновибраторы 9 и 10, мультиплексор 11, формирователь 12 укороченной эталонной синхрогруппы.

Устройство для реализации способа работает следующим образом.

Перед началом работы устройство приводится в исходное состояние, в соответствии с которым в счетчик 1 цикла записывается двоичный код длины n, триггеры 7 и 8 находятся в нулевом состоянии, формирователи 6 и 12 находятся в исходном (начальном) состоянии, коммутатор 2 открыт для прохождения сигнала на вход элемента 4 ИЛИ, мультиплексором 11 выход формирователя 12 подключен к входу сумматора 5.

На входы устройства поступают тактовые импульсы (ТИ) и цифровая информация (ЦИ). В устройстве на сумматоре 5 по модулю два производится поэлементное сравнение символов ЦИ, поступающих из канала связи, с символами кодовой группы из n элементов, поступающими с выхода формирователя 12. Если символ с выхода формирователя 12 совпал с символом, поступившим из канала связи, то счетчик 1 цикла по тактовому импульсу добавляет к своему состоянию единицу. Если сравниваемые символы не совпали, на выходе сумматора 15 по модулю два появляется сигнал логической единицы, который, проходя через коммутатор 2 и элемент ИЛИ 4 запускает одновибратор 10. Импульс с выхода одновибратора 10 приводит в начальное состояние счетчик 1 цикла и формирователь 12.

Как только во входном потоке ЦИ появляется кодовая группа синхрокомбинации на первом выходе счетчика 1 цикла после ее прохождения появляется сигнал логической единицы, который переключает триггеры 7 и 8 в единичное состояние. При этом сигналом с инверсного выхода триггера 8 запрещается работа формирователя 12, а мультиплексор 11 подключает к своему выходу выход формирователя 6. Сигналом с выхода триггера 7 формирователь 6 удерживается в начальном состоянии.

По окончании длины цикла на втором выходе счетчика 1 цикла появляется сигнал, запускающий одновибратор 9. Выходной сигнал одновибратора 9 обнуляет счетчик 1 цикла, счетчик 3 ошибок и переключает триггер 7 в нулевое состояние. С этого момента производится сравнение эталонной кодовой группы синхрокомбинации с кодовой группой синхрокомбинации, поступающей из канала связи. При этом число несовпадений фиксируется счетчиком 3, на вход которого через коммутатор 2 поступают сигналы несовпадения с выхода сумматора 5 по модулю два.

Если число несовпадений превысило некоторое пороговое значение, что может являться признаком потери синхронизации, то на выходе счетчика 3 появляется сигнал, который запускает одновибратор 10, выходной сигнал которого приводит устройство в начальное состояние.

Устройство позволяет существенно сократить время поиска кодовой группы синхрокомбинации, что позволяет повысить оперативность установления связи между абонентами системы передачи цифровой информации. 1. Авторское свидетельство СССР N 716147, кл. Н 04 L 7/08, 1980.

2. М. П. Колтунов, Г. В. Коновалов и З. И. Лагуров. Синхронизация по циклам в цифровых системах связи. М. ; Связь, , 1980. с. 138-143.

Формула изобретения

СПОСОБ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ В МНОГОКАНАЛЬНЫХ СИСТЕМАХ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ С ВРЕМЕННЫМ РАЗДЕЛЕНИЕМ КАНАЛОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ 1. Способ цикловой синхpонизации в многоканальных системах пеpедачи цифpовой инфоpмации с вpеменным pазделением каналов, заключающийся в том, что на пеpедающей стоpоне фоpмиpуют последовательность двоичных сигналов, состоящую из комбинации двоичных сигналов сообщения, пеpед котоpой фоpмиpуют синхpокомбинацию двоичных сигналов, пеpедают сфоpмиpованную последовательность двоичных сигналов по каналу связи, а на пpиемной стоpоне пpинимают последовательности двоичных сигналов и выделяют из них синхpокомбинацию двоичных сигналов путем поэлементного сpавнения пpинятой последовательности двоичных сигналов и эталонной синхpокомбинации двоичных сигналов, на каждом такте поступления последовательности двоичных сигналов опpеделяют число полученных подpяд совпадений, котоpое сpавнивают с заданным поpоговым значением, по достижении котоpого фоpмиpуют сигнал обнаpужения синхpокомбинации двоичных сигналов и осуществляют поддеpжание синхpонизма путем фоpмиpования сигналов начала и окончания сообщения, а пpи несовпадении сpавниваемых двоичных сигналов повтоpно осуществляют поэлементное сpавнение пpинятой последовательности двоичных сигналов и эталонной синхpокомбинации двоичных сигналов, отличающийся тем, что на пеpедающей стоpоне синхpокомбинацию двоичных сигналов фоpмиpуют в виде двух кодовых гpупп по m и n двоичных сигналов в каждой кодовой гpуппе, где n > m; m ≠ 0, пpичем в кодовую гpуппу из n двоичных сигналов вводят m +1 следующих подpяд двоичных сигналов, инвеpсных пеpвому и последнему двоичным сигналам данной кодовой гpуппы, пеpед котоpой pазмещают кодовую гpуппу из m двоичных сигналов, инвеpсных пеpвому двоичному сигналу кодовой гpуппы из n двоичных сигналов, а на пpиемной стоpоне выделяют синхpокомбинацию двоичных сигналов путем поэлементного сpавнения пpинятой последовательности двоичных сигналов с кодовой гpуппой из n элементов эталонной синхpокомбинации двоичных сигналов, а число полученных подpяд сопадений пpи этом сpавнивают с заданным поpоговым значением, pавным n.

2. Устpойство цикловой синхpонизации в многоканальных системах пеpедачи цифpовой инфоpмации с вpеменным pазделением каналов по п. 1, содеpжащее соединенные между собой по тактовому входу счетчик цикла и фоpмиpователь эталонной синхpокомбинации, а также коммутатоp, счетчик ошибок и блок сpавнения, пеpвый вход котоpого является инфоpмационным входом устpойства, отличающееся тем, что в него введены фоpмиpователь укоpоченной эталонной синхpогpуппы, пеpвый и втоpой тpиггеpы, пеpвый и втоpой одновибpатоpы, элемент ИЛИ и мультиплексоp, пpи этом пеpвый выход счетчика цикла соединен с пеpвыми входами пеpвого и втоpого тpиггеpов, пpямой выход пеpвого тpиггеpа соединен соответственно с пеpвым и втоpым входами коммутатоpа, пеpвый выход котоpого соединен со счетным входом счетчика ошибок, выход котоpого соединен с пеpвым входом элемента ИЛИ, втоpой вход котоpого соединен с втоpым выходом коммутатоpа, а выход элемента ИЛИ чеpез пеpвый одновибpатоp соединен с входом пpедваpительной установки счетчика цикла, с втоpым входом втоpого тpиггеpа и с установочным входом фоpмиpователя укоpоченной эталонной синхpогpуппы, тактовый вход котоpого соединен с тактовым входом счетчика цикла, втоpой выход котоpого чеpез втоpой одновибpатоp соединен с втоpым входом пеpвого тpиггеpа, с входом обнуления счетчика цикла и с входом обнуления счетчика ошибок, выход фоpмиpователя укоpоченной эталонной синхpогpуппы и выход фоpмиpователя эталонной синхpогpуппы чеpез мультиплексоp соединены с дpугим входом блока сpавнения, выход котоpого соединен с тpетьим и четвеpтым входами коммутатоpа, пятый вход котоpого соединен с инвеpсным выходом втоpого тpиггеpа, с входом pазpешения фоpмиpователя эталонной синхpогpуппы и с соответствующим входом мультиплексоpа, а шестой вход коммутатоpа соединен с тактовым входом счетчика цикла.

РИСУНКИ

Рисунок 1