Реверсивный счетчик

 

Изобретение относится к устройству автоматики и вычислительной техники. Целью изобретения является снижение аппаратурных затрат. Сущность изобретения: реверсивный счетчик содержит TV-триггеры 1 - 4, пять элементов И - ИЛИ 5 - 8, 17, первый, второй элементы И 9, 16, логический элемент И - НЕ 10, электрическую связь 11 элемента И - НЕ 10, дополнительные прямые входы 12 первого элемента И - ИЛИ, дополнительный инверсный вход элемента И 16, элемент НЕ 18, шину 19 управления выбором системы счисления в счетчике, элемент 20 запаздывания. 3 ил.

Изобретение относится к устройствам автоматики и вычислительной техники.

Известен реверсивный двоично-десятичный счетчик, который максимально близок по устройству к реверсивному двоичному четырехразрядному счетчику. Его можно использовать как реверсивный двоичный счетчик, если переключить первый вход элемента И-НЕ (или всего его входы) с выхода одного из элементов на общую точку схемы, а вход этого элемента с шины на выход другого элемента. Переключение осуществляется с помощью перемычки.

Недостатком такого преобразования счетчиков (выбора системы счисления) является невозможность простейшего управления этим преобразованием. Под простейшим управлением понимается управление с помощью одной шины устройства.

Цель изобретения экономия трудозатрат в серийном производстве путем полной унификации устройств реверсивных двоичного и двоично-десятичного счетчиков и полной унификации оборудования, используемого для их изготовления.

Цель достигается тем, что реверсивный счетчик, содержащий четыре ТV-триггера, четыре элемента И-ИЛИ, шину синхронизации, R-шину, шину СЛОЖЕНИЕ, шину ВЫЧИТАНИЕ, разрядные Q-шины, шину разрешения переноса, элемент И, включенный по одному из входов и выходу между выходом второго элемента И-ИЛИ и V-входом третьего триггера, элемент И-НЕ, входы которого соединены с шиной разрешения переноса, а выход с вторым входом элемента И, дополнительными третьими входами первого элемента И-ИЛИ и дополнительным инверсным входом, расширяющим по ИЛИ, третьего элемента И-ИЛИ, причем третий вход второй группы И второго элемента И-ИЛИ соединен с -выходом триггера, V-вход каждого триггера, кроме первого и третьего, соединен с выходом предыдущего элемента И-ИЛИ, к шине синхронизации подключены Т-входы триггеров, к шине сброса S-входы (или R-входы по их прямому назначению), к шине разрешения переноса выход четвертого элемента И-ИЛИ, первые входы первых групп И элементов И-ИЛИ соединены с шиной СЛОЖЕНИЕ, первые входы вторых групп И элементов И-ИЛИ соединены с шиной ВЫЧИТАНИЕ, вторые входы первых групп И элементов И-ИЛИ соединены каждый с инверсным (или с прямым при другом варианте, когда R-входы триггеров используются по прямому назначению) выходом предыдущего триггера и Q-шиной, номер которой соответствует номеру этого триггера, а вторые входы вторых групп И элементов И-ИЛИ соединены каждый с прямым (или с инверсным при другом варианте) выходом предыдущего триггера, третий вход первой группы И второго элемента И-ИЛИ соединен с выходом первого элемента И-ИЛИ, третьи входы третьего элемента И-ИЛИ соединены с выходом второго элемента И-ИЛИ, третий вход второй группы И четвертого элемента И-ИЛИ соединен с выходом третьего элемента И-ИЛИ, снабжен пятым элементом И-ИЛИ, элементом НЕ, элементом запаздывания, например, повторителем, выполненным из последовательного соединения логических элементов НЕ той же элементной базы, что и все элементы счетчика, шиной управления выбором системы счисления, при этом третий вход первой группы И четвертого элемента И-ИЛИ соединен с выходом пятого элемента И-ИЛИ, шина управления выбором системы счисления соединена с входом элемента НЕ, дополнительным входом элемента И-НЕ и первым входом первой группы И пятого элемента И-ИЛИ (резистор, соединяющий эту шину с источником питания Е, может быть отнесен к несущественным признакам, как и сам источник питания согласно общепринятому), первый вход второй группы И пятого элемента И-ИЛИ соединен с выходом элемента НЕ, вторые входы первой и второй групп И пятого элемента И-ИЛИ соединены соответственно с Q1-шиной и выходом третьего элемента И-ИЛИ, а Т-вход четвертого триггера подключен к шине синхронизации не непосредственно, а через элемент запаздывания с величиной задержки, не меньшей, чем величина задержки двух элементов И-ИЛИ.

Другое отличие состоит в том, что счетчик снабжен тактовой разрядной шиной переноса и вторым элементом И, выход которого соединен с этой шиной, а входы соединены один с выходом четвертого элемента И-ИЛИ, другой с Т-входом четвертого триггера.

Третье отличие состоит в том, что счетчик снабжен шиной разрешения счета, которая соединена с V-входом первого триггера, с дополнительными к обеим группам И прямыми входами первого элемента И-ИЛИ (резистор, соединяющий эту шину с источником питания Е, может быть отнесен к несущественным элементам-признакам) и с дополнительным входом второй группы И второго элемента И-ИЛИ.

На фиг. 1 изображена принципиальная электрическая схема декады реверсивного двоично-десятичного счетчика и одновременно четырех разрядного реверсивного двоичного счетчика с простейшим переходом от одного устройства к другому; на фиг.2 и 3 изображены варианты реверсивного счетчика на примере организации связей между триггером (двух из четырех разрядов) и последующим элементом И-ИЛИ, где 1-4 ТV-триггеры, 5-8 логические элементы И-ИЛИ, у которых а1, а2, а3 входы первой группы И, b1, b2, b3 входы второй группы И, S-входы триггеров, используемые в прототипе для сброса триггеров; Т или С тактовые входы (счетные, синхронизирующие) триггеров или счетчика; R-шина шина сброса счетчика (установка всех разрядов счетчика в состояния, при которых на разрядных шинах возникают потенциалы низкого уровня: 0000), Т-шина тактовая (счетная) шина счетчика, Q1, Q2, Q3, Q4 разрядные шины двоичной и двоично-десятичной системы реверсивного счетчика, V1, V2, V3, V4 входы разрешения счетчика в триггерах 1, 2, 3, 4, соответственно, V-шина шина разрешения счета в счетчике, V в контуре схемы триггера вход разрешения счета триггера, P_v-шина шина разрешения переноса счетчика, Р_т-шина тактовая шина переноса счетчика, Е, Е_о полюса источника питания, СЛ шина СЛОЖЕНИЯ, ВЫЧ. шина ВЫЧИТАНИЕ, 9 логический элемент И, 10 логический элемент И-НЕ (инвертор в одном из вариантов счетчика), 11 электрическая связь P_v-шина вход элемента И-НЕ 10, 12 дополнительные (третьи для обеих групп И) прямые входы первого элемента И-ИЛИ, 13 дополнительный инверсный вход, расширяющий по ИЛИ, третьего элемента И-ИЛИ 7, в частности, этот элемент может быть выполнен, как показано на фиг.1, из двух входных и одного выходного элементов И-НЕ, 14 связь -выхода с третьим входом второй группы И второго элемента И-ИЛИ, 15 связь третьего входа первой группы И четвертого элемента И-ИЛИ с переключающим элементом, 16 второй элемент И, 17 переключающий элемент: пятый элемент И-ИЛИ, 18 элемент НЕ, 19 шина управления выбором системы счисления в счетчике, 20 элемент запаздывания сигнала во времени обеспечивает задержку тактовых сигналов на входах триггера 4 и элемента И 16 по отношению ко времени поступления их на входы Т триггеров 1, 2 и 3.

Работает счетчик следующим образом.

При подаче сигнала "Сброс" на R-шину на всех разрядных шинах устанавливаются низкие потенциалы независимо от системы счисления (т.е. от потенциала единичного или нулевого на шине 19, счетчик переходит в состояние 0000 (Q4,Q3,Q2,Q1), а на выходах ,,, триггеров 1,2,3,4 (т.е. на инверсных выходах в варианте, изображенном на фиг. 2 и 3, или на прямых выходах в случае использования S-входов для сброса, фиг.1) появляются высокопотенциальные уровни: 1111. После освобождения входов "Сброс" от потенциала, вызывающего сброс кода счетчика, первый же спад напряжения на Т-шине переводит первый триггер в единичное состояние, и на Q-шинах появляется в режиме СЛОЖЕНИЕ код 0001. При этом в режиме СЛОЖЕНИЕ на выходе элемента И-ИЛИ 5 возникает единичный потенциал, чем подготавливается триггер 2 и элемент И-ИЛИ 6 по первой группе И к переключению с приходом очередного тактового импульса, если он появится при сохранении "1" на шине СЛОЖЕНИЕ.

Счет от 0 до 9 при сложении и от 9 до 0 при вычитании происходит так же, как и в реверсивном двоичном счетчике: при сложении переключение очередного (в порядке возрастания) триггера в состояние Qi=1 происходит при единичных потенциалах на всех младших (относительно этой шины Qi) шинах, и одновременно с этим переключением на всех младших шинах устанавливаются нулевые уровни потенциалов. При вычитании ("1" на шине ВЫЧИТАНИЕ, "0" на шине СЛОЖЕНИЕ) все вышесказанное справедливо, если единичные потенциалы заменить на нулевые, а нулевые на единичные, пока на всех шинах не установятся 0000 (нули). Следовательно, состояние шины 19 при этих условиях не влияет на работу счетчика. Это объясняется тем, что на Р_v-шине сохраняется нулевой потенциал и входы 12, 13 имеют единичный потенциал, а потенциал V3 повторяет потенциал выхода элемента И-ИЛИ 6.

При замыкании шины 19 на общую точку схемы (Е_о) или при подаче на шину 19 от внешнего источника сигналов нулевого потенциала предлагаемое устройство работает как реверсивный двоичный счетчик, поскольку на выходе элемента И-НЕ 10 постоянно имеется единичный потенциал независимо от состояния выхода элемента И-ИЛИ 8 (Р_v), а следовательно, элемент И9 работает как повторитель, передавая сигнал с выхода элемента И-ИЛИ 6 на V-вход триггера 3, снимается блокировка с входов элемента И-ИЛИ 5 и восстанавливается обычная работа элемента И-ИЛИ 7 без каких-либо особенностей. Кроме того, блокируется первая группа И пятого элемента И-ИЛИ 17 и на вход а3 элемента И-ИЛИ 8 поступает сигнал только с выхода элемента И-ИЛИ 7 через вторую группу И элемента И-ИЛИ 17. В таком режиме прямой счет Т-импульсов ведется от исходного состояния 000 до состояния 1111 с появлением единичного потенциала на шине P_v, когда все триггеры переходят в единичное состояние (фиг.2 и 3) или в нулевое состояние (фиг. 1), причем состояние счетчика оценивается по сигналам на Q-шинах. Поскольку в этом состоянии (результат счета: 15=8+2+1) V-входы всех четырех триггеров открыты (содержат единичный потенциал), очередной импульс на Т-входах триггеров переводит их в нулевое состояние. Обратный счет (на вычитание) ведется при закрытых первых (верхних по схеме ) частях элементов И-ИЛИ 5-8 и открытых вторых их частях.

В режиме реверсивного двоичного счетчика счет от 15 до 0 проходит так же, как и от 9 до 0. Счетчик последовательно принимает состояния 1111, 1110, 1101, 0001, 0000 (в написании кодов состояний счетчика на первое место ставится 1 или 0 старшего триггера, а затем в порядке убывания старшинства). Поскольку в состоянии 0000 при вычитании V-входы всех четырех триггеров открыты, очередной импульс на Т-входах триггеров переводит их в противоположные состояния, т. е. состояние счетчика станет 1111, и единичный потенциал Р_v, возникший при предыдущем состоянии 0000, исчезает. Далее счет на вычитание ведется аналогично.

При свободном состоянии шины 19 или при подаче на шину управляющего внешнего сигнала (потенциала) "1" предлагаемое устройство работает как реверсивный двоично-десятичный счетчик. В этом случае вход а3 элемента И-ИЛИ 8 постоянно подсоединен через верхнюю часть элемента И-ИЛИ 17 к Q1-шине, т.е. "1" на P_v-выходе возникает при прямом счете, ведущемся от исходного состояния, уже при коде 1001, и особенности работы счетчика возникают при прибавлении единицы к коду счетчика 1001, при вычитании единицы из кода 0000, т.е. когда на разрядной шине переноса Р_v возникают единичные потенциалы.

Реализуются эти особенности так. За счет связи 12 при Р_v=1 блокируются входы элемента И-ИЛИ 5, чем достигается несрабатывание второго и третьего триггеров при поступлении очередного Т-импульса ("0" на V-входах этих триггеров). За счет связи 13 при Рv=1 появляется "1" на V4, чем достигается срабатывание (переключение) четвертого триггера при поступлении очередного Т-импульса. Первый триггер всегда открыт, если V-шина счетчика отсутствует, и переключается от каждого импульса, поступающего на Т-вход (в момент спада импульса). Следовательно, код 1001 преобразуется при сложении в код 0000, а код 0000 при вычитании в код 1001. Одновременно при сложении код следующей по старшинству декады увеличивается на единицу, а при вычитании уменьшается на единицу (если код старшей декады был 0000, то станет 1001, и уменьшится на единицу код еще более старшей декады и т.д.).

Элемент запаздывания необходим для устранения появления коротких (наносекундной длительности при существующих серийных ИМС) импульсов на выходе элемента И-ИЛИ 8 при переходе от кода 0111 к коду 1000 в режиме сложения. Перепады напряжений на выходах триггеров 3 и 4 появляются практически одновременно, но появляются на входах а3 и а2 соответственно со сдвигом во времени на величину задержки сигнала от выхода третьего триггера в двух последовательно включенных элементах И-ИЛИ 7 и 17, если при этом величина временной задержки элемента 20 равна нулю. Для правильной работы счетчика надо, чтобы "1" на входе а3 элемента И-ИЛИ 8 спадала несколько раньше, чем возникала "1" на входе а2 того элемента, отсюда и следует условие на величину задержки элемента 20. При этом условии в режиме вычитания (перевод от кода 1000 к коду 0111) условие правильной работы счетчика выполняется с запасом на величину задержки сигнала в одном элементе И-ИЛИ, так как в цепи b3 включен только один элемент И-ИЛИ.

Снабжение счетчика тактовой шиной переноса (разрядной для двоично-десятичного счетчика) позволяет синхронизовать работу декад (четырехразрядных частей) счетчика, выполненного из цепочки декад (частей).

Наконец, снабжение счетчика шиной разрешения счета дает возможность построения многозвенных счетчиков, имеющих большую помехозащищенность. При соединении V-шины старшего звена с Р_v-шиной младшего звена старшее звено заперто нулевым потенциалом большую часть времени. Подача сигнала разрешения счета на дополнительный вход b4 элемента И-ИЛИ 6 необходима в силу особенности связи b3 элемента 6 с выходом предшествующего элемента по сравнению с устройством "Логика И115".

Технико-экономический эффект. В серийном производстве при использовании предлагаемого устройства как объекта изготовления нет необходимости иметь две поточные линии, два комплекта оборудования с различным набором средств (масок, шаблонов и фотошаблонов) и различным технологическим циклом. Используется унифицированное оборудование и единый технологический цикл. Уменьшаются издержки производства, экономятся трудозатраты. В частности, изготовление интегральных микросхем (ИМС) по данному предложению, совмещающих по выбору функции и двоично-десятичных и двоичных реверсивных счетчиков, значительно менее трудоемкий процесс, нежели изготовление двух разновидностей ИМС, каждая из которых обладает только одной из этих функций. Так, например, для изготовления реверсивного двоичного счетчика необходимо 100 масок, для изготовления двоично-десятичного счетчика (реверсивного) требуется 109 масок иной разновидности и с иной последовательностью их использования в процессе изготовления ИМС. Но вместо того, чтобы изготавливать 209=100+109 масок и восполнять их амортизацию в производстве, можно изготовить только 120 масок, используемых в едином цикле производства и необходимых для изготовления ИМС с выбором системы счисления. Трудозатраты в производстве значительно сокращаются. Помимо этого, появляется также существенный народно-хозяйственный эффект за счет уменьшения отрицательного эффекта от несогласованности между предложением и спросом как результат универсальности потребительских функций нового изделия при практически прежней себестоимости нового изделия по сравнению со старым, обладающим только одной потребительской функцией. Сброс на двоично-десятичные счетчики по отношению к двоичным может измениться самым непредсказуемым образом, т. е. всегда трудно угадать план выпуска тех или иных изделий и соотношение объемов их производств, точнее согласовать план со спросом. При совмещении двух функций в одном изделии часть этой проблемы снимается.

Число выводов ИМС в различных вариантах исполнения данного устройства может быть от 11 до 14, т.е. исполнение может быть в стандартном корпусе серий К511, К155, К230 и др.

Формула изобретения

РЕВЕРСИВНЫЙ СЧЕТЧИК, содержащий шину управления системой счисления бинарная/десятичная, тактовую шину, шину сброса, шину разрешения счета, шину разрешения переноса, шину реверса, соединенную с внутренними шинами прямого и обратного счета непосредственно и через логический элемент НЕ соответственно, четыре TV-триггера, S-входы которых соединены с шиной сброса, разрядные шины, источник питания, V-вход первого TV-триггера соединен с шиной разрешения счета, отличающийся тем, что, с целью снижения аппаратурных затрат, в него введены пять элементов И ИЛИ, два элемента И, один элемент И НЕ, второй элемент НЕ, элемент задержки, а третий элемент И ИЛИ выполнен на трех элементах И НЕ и снабжен дополнительным инверсным входом, подключенным к одному из входов третьего элемента И НЕ, причем первые входы первых групп входов четырех элементов И ИЛИ с первого по четвертый соединены с внутренней шиной прямого счета, первые входы вторых групп входов элементов И ИЛИ с первого по четвертый соединены с внутренней шиной обратного счета, инверсные выходы TV-триггеров соединены каждый с вторым входом первой группы входов одноименного элемента И ИЛИ и с одноименной разрядной шиной, прямые выходы TV-триггеров соединены каждый с вторым входом второй группы входов одноименного элемента И ИЛИ, выход второго элемента И ИЛИ соединен с одним из входов первого элемента И и входом разрешения третьего элемента И ИЛИ, выход которого соединен с V-входом четвертого TV-триггера и третьим входом второй группы входов четвертого элемента И ИЛИ, третий вход первой группы входов которого соединен с выходом пятого элемента И ИЛИ, выход первого элемента И ИЛИ соединен с V-входом второго TV-триггера и третьим входом первой группы входов второго элемента И ИЛИ, третий вход второй группы входов которого соединен с прямым выходом первого TV-триггера, выход первого элемента И соединен с V-входом третьего TV-триггера, а второй вход с выходом элемента И НЕ, входом разрешения первого элемента И ИЛИ и дополнительным инверсным входом третьего элемента И ИЛИ, один из входов элемента И НЕ соединен с выходом четвертого элемента И ИЛИ, а другой с шиной управления системой счисления и через резистор с одним из полюсов источника питания, тактовые входы TV-триггеров с первого по третий соединены с тактовой шиной, к которой присоединен вход элемента задержки, выход которого соединен с тактовым входом четвертого TV-триггера и одним из входов второго элемента И, второй вход которого соединен с выходом четвертого элемента И ИЛИ, а выход с шиной разрешения переноса, которая является тактовым входом счетчика, шина управления системой счисления непосредственно и через элемент НЕ соединена с первыми входами обеих групп входов пятого элемента И ИЛИ, вторые входы которого подсоединены к первой разрядной шине и выходу третьего элемента И - ИЛИ.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3